Delta Sigma ADC (Analog to Digital Converter) adalah salah satu jenis ADC dengan resolusi yang lebih tinggi dibandingkan jenis ADC lainnya. Komponen paling penting dari Delta Sigma ADC adalah Delta Sigma Modulator. Terdapat dua faktor yang mempengaruhi resolusi dari Delta Sigma Modulator yaitu oversampling ratio dan topologi rangkaian. Skripsi ini akan membahas simulasi dan optimasi dari salah satu topologi rangkaian Delta Sigma Modulator yaitu SecondOrder Delta Sigma Modulator untuk mencapai resolusi yang lebih tinggi. Rangkaian SecondOrder Delta Sigma Modulator akan dioptimasi dengan menggunakan topologi fully differential dan dengan menaikkan oversampling ratio agar mencapai resolusi yang lebih tinggi. Kemudian layout integrated circuit dari rangkaian secondorder Delta Sigma Modulator akan dibuat dan disimulasikan untuk melihat performa dari rangkaian. Pada simulasi awal didapatkan resolusi modulator sebesar 8 bit. Kemudian optimasi lebih jauh dilakukan dengan mengubah ? ubah nilai kapasitor dan kapasitansi parasitik pada modulator untuk melihat pengaruhnya terhadap resolusi dari modulator. Dari hasil percobaan optimasi didapatkan dengan mengubah kapasitor C1,C2 menjadi 0,2 pf dan kapasitansi parasitik poly1 ke substrat dari kapasitor C1,C2 menjadi 1 ff, resolusi modulator naik menjadi 15 bit.
Delta Sigma ADC (Analog to Digital Converter) is one of ADC with high resolution. The most important component of Delta Sigma ADC is Delta Sigma Modulator. There are two factors that influence the resolution of Delta Sigma Modulator, which is oversampling ratio and circuit topology. This thesis discusses about simulation and optimization of one topology of Delta Sigma Modulator called SecondOrder Delta Sigma Modulator to reach better resolution. SecondĀ¬ Order Delta Sigma circuit will be optimized using fully differential topology and increasing oversampling ratio. Then, integrated circuit layout of SecondOrder Delta Sigma Modulator will be made and simulated to look at the performance of the circuit. Simulation reveal that modulator?s resolution is 8 bit. Further optimization will be done by changing the value of capacitor and parasiticcapacitance to see it?s relation to the resolution of the modulator. After optimization is done, better resolution is achieved with the value of C1,C2 0.2 pf and parasitic capacitance poly1 to substrate from C1,C2 is 1 ff. The new effective resolution achieved is 15 bit.