Pendesainan FPGAs-XILINX dengan VHDL, menggunakan komponen CMOS berdaya dinamik minimum dan kecepatan tinggi, full adder dan PLA
(Fakultas Teknik Universitas Indonesia, 2004)
|
Jenis Koleksi : | UI - Laporan Penelitian |
No. Panggil : | 03 Sud p-4 |
Program Studi : | |
Penerbitan : | [Place of publication not identified]: Fakultas Teknik Universitas Indonesia, 2004 |
Sumber Pengatalogan | |
Tipe Konten | |
Tipe Media | |
Tipe Carrier | |
Deskripsi Fisik | |
Lembaga Pemilik | Universitas Indonesia |
Lokasi | Perpustakaan UI, Lantai 3 |
No. Panggil | No. Barkod | Ketersediaan |
---|---|---|
03 Sud p-4 | TERSEDIA |
Ulasan: |
Tidak ada ulasan pada koleksi ini: 20288502 |