ABSTRAK
Tujuan dari tesis ini adalah studi coupled untuk akselarator pada SoC berbasis arsistektur LEON3. Coupling ini menggunakan FIFO FSL (Fast simplex Link) bus dan direalisasikan pada FPGA virtex-6 (board Xilinx ML605). Desain dasar menggunakan APB bus, karena kemudahan dalam segi protokol dan rendah konsumsi energinya. Sedangkan untuk FSL Converter menggunakan Xilinx ISE Library. IP ini ditambahkan dengan menggunakan prinsip plug&pluy extending dari IP GRLIB. Desain coupled ini menggunakan prinsip FSM (finite state machine), simulasi menggunakan ModelSim 6, dan logika sintesis menggunaan ISE. Test real-time menggunakan monitor GRMON. Hasil tes menunjukan penggunaan APB tidak bisa digunakan untuk coupled tightly pada LEON3 karena menggunakan AMBA V.2 berbeda dengan versi 3 yang tidak terbatas, jika dibutuhkan untuk dirubah (tanpa PReady, twait) maka harus diganti dengan menggunakan AHB Bus.

---

Abstract
The objectives of the thesis are the studies the coupling of a hardware accelerator in a SoC based on leon3. Coupling created using FSL (Fast Simplex Link) bus with AMBA bus leon3 programmed in FPGA Virtex-6 (Xilinx ML605 board prototype). The initial design use APB bus, because of the simplicity of the APB protocol and low power. FSL converter use Xilinx ISE library. Addition of this IP uses plug&play Extending IP GRLIB. This design coupled includes design based on FSM (finite state machine), simulation using ModelSim and logic synthesis using ISE. The test is based on real-time monitor GRMon. Test results show for the APB could not be tightly coupled because of the SoC based on LEON3 using AMBA bus v2, which unlike the version 3 does not freiner if need an exchange (no pready, Twait): it must be changed using the AHB bus.