


# BAB III

## PERANCANGAN UIMEGA 8535

### 3.1 ARSITEKTUR UIMEGA 8535

Arsitektur UIMega 8535 secara umum diperlihatkan pada Gambar 3.1. UIMega 8535 terdiri dari lima modul utama, yaitu modul ROM, modul *instruction register*, modul *core* UIMega 8535, modul *timer interrupt*, dan modul *prescallerWDR*. Modul *core* UIMega 8535 terdiri dari unit *decode*, unit RAM, unit *General Purpose Register*, *Arithmetic and Logic Unit* (ALU), unit *status register*, unit *program counter*, *stack*, dan unit *External Interrupt*. Masing-masing unit dibuat terpisah secara program dan dihubungkan dengan sinyal-sinyal (*wire*). *Bus* pada Gambar 3.1 merupakan kumpulan *wire* yang menghubungkan antar unit dan saling terpisah antara satu dengan yang lain.




Gambar 3.1 Arsitektur UIMega 8535

### 3.2 MODUL-MODUL UIMEGA 8535

Hubungan antar modul-modul yang membentuk UIMega 8535 diperlihatkan pada gambar di Lampiran 1.

Hubungan antar *file-file* VHDL diperlihatkan pada Gambar 3.2. Pada tingkat tertinggi adalah *UIMEGA8535.vhd*, dimana *file* ini yang menghubungkan semua *file-file* modul, seperti :

1. *ROMUNIT.vhd*
2. *INSTRUCTIONREGUNIT.vhd*
3. *COREMEGA8535.vhd*
4. *TIMERINTERRUPTUNIT.vhd*
5. *PRESCALLERWDR.vhd*



Gambar 3.2 Hubungan antar *file-file* VHDL

*File COREMEGA8535.vhd* menghubungkan beberapa *file* unit, seperti :

1. *RAMUNIT.vhd*
2. ALU yang terbentuk dari gabungan *file SHIFTERUNIT.vhd*, *SWAPUNIT.vhd*, *LOGICUNIT.vhd*, *MULTUNIT.vhd*, *MULSUUNIT.vhd*, *ADDHIGHUNIT.vhd*, dan *ADDLOWUNIT.vhd*
3. *PCUNIT.vhd*
4. *BUFFEXTINT.vhd*

Beberapa unit terintegrasi langsung di dalam *file COREMEGA8535.vhd*, unit tersebut adalah *General Purpose Register*, *status register*, *stack*, dan *decode unit*.

### 3.2.1 Modul ROM

Modul ROM akan menyimpan program yang akan dijalankan. Program ini disimpan dalam bentuk ekstensi *.hex*. Modul ini mempunyai masukan *pin\_pc* yang akan menunjukkan alamat instruksi yang tersimpan di modul ROM dan keluaran *pin\_instrom* yang berisi instruksi yang disimpan. Instruksi yang disimpan mempunyai lebar 16-bit. Simbol modul ROM diperlihatkan pada Gambar 3.3. Jenis *port*, fungsi, dan konektivitas unit ROM diperlihatkan pada Tabel 3.1. *Source code* modul ini disimpan dalam file *ROMUnit.vhd* pada Lampiran 5.



Gambar 3.3 Modul ROM


Tabel 3.1 Jenis, Fungsi, dan Konektivitas *Port* Modul ROM

No	Nama <i>Port</i>	Jenis <i>Port</i>	Fungsi	Terhubung Ke
1	<i>pin_pc</i>	masukan	berisi alamat di mana instruksi disimpan di ROM	modul <i>core UIMega 8535</i>
2	<i>pin_datain</i>	masukan	berisi data yang akan disimpan ke ROM	modul <i>core UIMega 8535</i>
3	<i>pin_werom</i>	masukan	sinyal penulisan ke ROM	modul <i>core UIMega 8535</i>
4	<i>pin_instrom</i>	keluaran	berisi instruksi yang dipanggil	modul <i>instruction register</i>

### 3.2.2 Modul *Instruction Register*

Modul *instruction register* berfungsi untuk menyimpan instruksi yang akan dieksekusi oleh modul *core UIMega 8535*. Modul ini juga akan melakukan pembalikan *nibble* dari instruksi. Hal ini ditujukan untuk mempermudah pengkodean dari instruksi oleh *decode unit* di dalam modul *core UIMega 8535*. Acuan pengkodean dapat dilihat pada Lampiran 2. Simbol dari modul *instruction register* diperlihatkan pada Gambar 3.4. Jenis *port*, fungsi, dan konektivitas unit

*instruction register* diperlihatkan pada Tabel 3.2. *Source code* modul ini disimpan dalam file *InstructionRegUnit.vhd* pada Lampiran 5.



Gambar 3.4 Modul *instruction register*


Tabel 3.2 Jenis, Fungsi, dan Konektivitas *Port* Modul *Instruction Register*

No	Nama <i>Port</i>	Jenis <i>Port</i>	Fungsi	Terhubung Ke
1	<i>pin_in</i>	masukan	berisi instruksi yang dipanggil dari ROM	modul ROM
2	<i>pin_out</i>	keluaran	berisi instruksi yang dipanggil dan telah dibalik secara <i>nibble</i>	modul <i>core UIMega 8535</i>

### 3.2.3 Modul *Core UIMega 8535*

Modul *core UIMega 8535* terdiri dari beberapa unit yaitu unit *decode*, ALU, *General Purpose Register*, RAM, *program counter*, *status register*, *external interrupt*, dan *stack*. Unit *decode* berfungsi untuk melakukan pengkodean terhadap instruksi yang berasal dari ROM untuk kemudian menentukan apa yang selanjutnya harus dilakukan. Unit ini terintegrasi langsung di dalam modul *core UIMega 8535*. Unit ALU terdiri dari beberapa sub-unit, yaitu *adder-subracter*, *multiplier*, *logic*, *swapunit*, dan *shifter*.

Sub-unit *adder-subracter* akan menangani operasi penjumlahan dan pengurangan. Sub-unit ini dibagi menjadi dua buah yaitu sub-unit yang akan menangani pola instruksi *16-bit* dan *32-bit* namun masukan dan keluaran dari sub-unit ini sama. Simbol sub-unit ini diperlihatkan pada Gambar 3.5. Jenis *port* dan fungsi sub-unit *adder-subracter* diperlihatkan pada Tabel 3.3. *Source code* modul ini disimpan dalam file *AddLowUnit.vhd* dan *AddHighUnit.vhd* pada Lampiran 5.




Gambar 3.5 Sub-unit *adder-subracter*

Tabel 3.3 Jenis dan Fungsi *Port* Sub-Unit *Adder-Subracter*

No	Nama Port	Jenis Port	Fungsi
1	<i>pin_opra</i>	masukan	<i>operand 1</i>
2	<i>pin_oprb</i>	masukan	<i>operand 2</i>
3	<i>pin_cin</i>	masukan	<i>carry in</i>
4	<i>pin_addsub</i>	masukan	menentukan operasi penjumlahan (logika '1') atau pengurangan (logika '0')
5	<i>pin_result</i>	keluaran	hasil operasi
6	<i>pin_cout</i>	keluaran	<i>carry out</i>
7	<i>pin_overflow</i>	keluaran	<i>overflow out</i>

Sub-unit *multiplier* menangani operasi perkalian. Sub-unit ini terbagi dua, yaitu sub-unit *multunit* yang menangani operasi perkalian bertanda dan sub-unit *multsuunit* yang menangani operasi perkalian tidak bertanda. Simbol sub-unit *multunit* diperlihatkan pada Gambar 3.6. Jenis *port* dan fungsi sub-unit *multiplier* diperlihatkan pada Tabel 3.4. *Source code* modul ini disimpan dalam file *MultUnit.vhd* pada Lampiran 5.



Gambar 3.6 Sub-unit *multunit*

Tabel 3.4 Jenis dan Fungsi *Port* Sub-Unit *Multunit*

No	Nama Port	Jenis Port	Fungsi
1	<i>a</i>	masukan	<i>operand 1 (8-bit)</i>
2	<i>b</i>	masukan	<i>operand 2 (8-bit)</i>
3	<i>sign</i>	masukan	menentukan operasi bertanda (logika '1') atau tidak (logika '0')
4	<i>shift</i>	masukan	menentukan operasi membutuhkan pergeseran (logika '1') atau tidak (logika '0').
5	<i>result_high</i>	keluaran	hasil operasi ( <i>bit</i> ke15 sampai ke 8)
6	<i>result_low</i>	keluaran	hasil operasi ( <i>bit</i> ke 7 sampai ke 0)
7	<i>pin_carry</i>	keluaran	<i>carry out</i>

Simbol sub-unit *multunit* diperlihatkan pada Gambar 3.7. Jenis *port* dan fungsi sub-unit *multunit* diperlihatkan pada Tabel 3.5. *Source code* modul ini disimpan dalam file *MulsuUnit.vhd* pada Lampiran 5.




Gambar 3.7 Sub-unit *mulsuunit*

Tabel 3.5 Jenis dan Fungsi *Port* Sub-Unit *Mulsuunit*

No	Nama Port	Jenis Port	Fungsi
1	<i>a</i>	masukan	<i>operand 1 (8-bit)</i>
2	<i>b</i>	masukan	<i>operand 2 (8-bit)</i>
3	<i>shift</i>	masukan	menentukan operasi membutuhkan pergeseran (logika '1') atau tidak (logika '0').
4	<i>result_high</i>	keluaran	hasil operasi ( <i>bit</i> ke15 sampai ke 8)
5	<i>result_low</i>	keluaran	hasil operasi ( <i>bit</i> ke 7 sampai ke 0)
6	<i>pin_carry</i>	keluaran	<i>carry out</i>

Sub-unit *logic* akan menangani operasi logika seperti *and*, *or*, *ex-or*, dan komplemen. Simbol sub-unit ini diperlihatkan pada Gambar 3.8. Jenis instruksi yang ditangani berdasarkan masukan *pin\_selop* diperlihatkan pada Tabel 3.6. Jenis *port* dan fungsi sub-unit *logic* diperlihatkan pada Tabel 3.7. *Source code* modul ini disimpan dalam *file LogicUnit.vhd* pada Lampiran 5.



Gambar 3.8 Sub-unit *logic*


Tabel 3.6 Jenis Operasi Berdasar Masukan *Pin\_selop*

Masukan <i>pin_selop</i>	Jenis instruksi
0	AND, ANDI
1	OR, ORI
2	EOR
3	COM

Tabel 3.7 Jenis dan Fungsi *Port* Sub-Unit *Logic*

No	Nama <i>Port</i>	Jenis <i>Port</i>	Fungsi
1	<i>pin_enable</i>	masukan	untuk memfungsikan sub-unit <i>logic</i>
2	<i>pin_opra</i>	masukan	<i>operand 1</i>
3	<i>pin_oprb</i>	masukan	<i>operand 2</i>
4	<i>pin_selop</i>	masukan	untuk menentukan operasi yang dilakukan
5	<i>pin_out</i>	keluaran	hasil operasi

Sub-unit *swapunit* khusus menangani instruksi SWAP yang akan membalik *nibble* dari masukan yang diberikan. Simbol sub-unit ini diperlihatkan pada Gambar 3.9. Jenis *port* dan fungsi sub-unit *swapunit* diperlihatkan pada Tabel 3.8. *Source code* modul ini disimpan dalam *file SwapUnit.vhd* pada Lampiran 5.



Gambar 3.9 Sub-unit *swapunit*

Tabel 3.8 Jenis dan Fungsi *Port* Sub-Unit *Swapunit*

No	Nama <i>Port</i>	Jenis <i>Port</i>	Fungsi
1	<i>pin_in</i>	masukan	<i>operand</i>
2	<i>pin_out</i>	keluaran	hasil operasi

Sub-unit *shifter* khusus menangani instruksi pergeseran *bit*. Simbol sub-unit ini diperlihatkan pada Gambar 3.10. Jenis instruksi yang ditangani berdasar masukan *pin\_selop* diperlihatkan pada Tabel 3.9. Jenis *port* dan fungsi sub-unit *shifter* diperlihatkan pada Tabel 3.10. *Source code* modul ini disimpan dalam file *ShifterUnit.vhd* pada Lampiran 5.



Gambar 3.10 Sub-unit *shifter*


Tabel 3.9 Jenis Operasi Berdasar Masukan *Pin\_selop*

Masukan <i>pin_selop</i>	Jenis instruksi
0	LSR
1	ROR
2	ASR

Tabel 3.10 Jenis dan Fungsi Port Sub-Unit *Shifter*

No	Nama Port	Jenis Port	Fungsi
1	<i>pin_enable</i>	masukan	untuk memfungsikan sub-unit <i>shifter</i>
2	<i>pin_in</i>	masukan	<i>operand</i>
3	<i>pin_selop</i>	masukan	untuk menentukan operasi yang dilakukan
4	<i>pin_cflagin</i>	masukan	<i>flag carry in</i>
5	<i>pin_out</i>	keluaran	hasil operasi
6	<i>pin_cfagout</i>		<i>flag carry out</i>

Unit *program counter* berfungsi untuk menunjuk alamat instruksi yang tersimpan di unit ROM. Unit ini mampu melakukan pengalamatan sebesar  $2^9$  bit lokasi atau 512 lokasi modul ROM. Simbol unit *program counter* diperlihatkan pada Gambar 3.11. *Source code* modul ini disimpan dalam file *PCUnit.vhd* pada Lampiran 5.



Gambar 3.11 Unit *Program Counter*

Unit ini memiliki masukan *pin\_clk*, *pin\_rst*, *pin\_enable*, *pin\_indirect*, *pin\_addr*, *pin\_int0int*, dan *pin\_timerint*. Unit ini hanya akan bekerja bila *pin\_enable* diberi masukan logika '1'. *Pin\_indirect* akan menunjukkan pada unit *program counter* untuk mengambil alamat baru dari *pin\_addr*. Masukan *pin\_int0int* dan *pin\_timerint* akan mengindikasikan adanya *interrupt* sehingga *program counter* perlu melaksanakan rutin *interrupt*. *Pin\_int0int* akan mengindikasikan unit *program counter* bahwa terjadi *external interrupt* sedangkan *pin\_timerint* mengindikasikan unit *program counter* bahwa terjadi *timer interrupt*. Bilamana terjadi *interrupt* maka alamat eksekusi program yang sedang berlangsung akan disimpan ke dalam *stack* sehingga setelah dilakukan

pemrosesan rutin *interrupt*, eksekusi program dapat dilakukan pada alamat program sebelum dilakukan *interrupt*.


Keluaran *pin\_pc* akan menunjukkan alamat instruksi yang akan diambil dari modul ROM. Jenis *port*, fungsi, dan konektivitas unit *program counter* diperlihatkan pada Tabel 3.11.

Tabel 3.11 Jenis, Fungsi, dan Konektivitas *Port Program Counter*

No	Nama Port	Jenis Port	Fungsi
1	<i>pin_clk</i>	masukan	sistem <i>clock</i>
2	<i>pin_rst</i>	masukan	sistem <i>reset</i>
3	<i>pin_enable</i>	masukan	untuk memfungsikan unit <i>program counter</i>
4	<i>pin_indirect</i>	masukan	untuk mengindikasikan <i>program counter</i> untuk mengambil alamat dari <i>pin_addr</i>
5	<i>pin_addr</i>	masukan	alamat percabangan
6	<i>pin_int0int</i>	masukan	mengindikasikan terjadi <i>external interrupt</i>
7	<i>pin_timerint</i>	masukan	mengindikasikan terjadi <i>timer interrupt</i>
8	<i>pin_pc</i>	keluaran	menunjukkan alamat instruksi di ROM

Unit RAM berfungsi sebagai *data space* atau tempat penyimpanan data bagi mikrokontroler. Unit ini memiliki masukan *data*, *we*, dan *address*. Keluaran dari unit ini adalah *q*. Masukan dari *address* akan mengalamatkan RAM sehingga isi dari RAM akan langsung dikeluarkan pada keluaran *q*. Proses penulisan dilakukan dengan mengaktifkan masukan *we* dan pemberian data yang hendak ditulis pada masukan *data*.

Simbol unit ini diperlihatkan pada Gambar 3.12. Jenis *port* dan fungsi unit RAM diperlihatkan pada Tabel 3.12. *Source code* modul ini disimpan dalam file *RAMUnit.vhd* pada Lampiran 5.



Gambar 3.12 Unit RAM

Tabel 3.12 Jenis, Fungsi, dan Konektivitas *Port* RAM

No	Nama <i>Port</i>	Jenis <i>Port</i>	Fungsi
1	<i>address</i>	masukan	alamat RAM yang hendak dituju
2	<i>data</i>	masukan	masukan data yang hendak ditulis pada alamat tertentu dari RAM
3	<i>we</i>	masukan	untuk mengaktifkan penulisan pada RAM
4	<i>q</i>	keluaran	mengeluarkan isi RAM berdasarkan alamat yang diberikan di masukan <i>address</i>


Unit *buffextint* berfungsi untuk mendeteksi *interrupt* dari luar. Unit ini memiliki masukan *pin\_enable* dan *pin\_in*. Keluaran dari unit ini adalah *pin\_out*. Unit ini hanya akan bekerja bila masukan *pin\_enable* diaktifkan dari modul *core UIMega 8535*. Masukan *pin\_in* dihubungkan ke masukan pin ke-7 dari port A mikrokontroler. Bila unit ini diaktifkan, maka saat terjadi logika *high* pada pin ke-7 dari port A mikrokontroler akan dideteksi sebagai *interrupt*.

Perancangan ini hanya memakai register *General Interrupt Control Register* (GICR) untuk pengaktifan unit ini dengan alamat \$3B. Perancangan ini hanya memakai *bit Interrupt Request 0*, yaitu *bit* ke-6 (INT0). Eksternal *interrupt* akan aktif bilamana bernilai logika '1' dan nilai *flag I* pada *status register* juga harus berlogika '1'. Susunan register ini dapat dilihat pada Gambar 3.13.

Bit	7	6	5	4	3	2	1	0	
	INT1	INT0	INT2	-	-	-	IVSEL	IVCE	GICR
Read/Write	R/W	R/W	R/W	R	R	R	R/W	R/W	
Initial Value	0	0	0	0	0	0	0	0	

Gambar 3.13 *General Interrupt Control Register* (GICR) [5]

Simbol unit ini diperlihatkan pada Gambar 3.14. Jenis *port* dan fungsi unit *buffextint* diperlihatkan pada Tabel 3.13. *Source code* modul ini disimpan dalam *file buffExtInt.vhd* pada Lampiran 5.




Gambar 3.14 Unit *buffextint*

Tabel 3.13 Jenis, Fungsi, dan Konektivitas *Port Buffextint*

No	Nama Port	Jenis Port	Fungsi
1	<i>pin_enable</i>	masukan	untuk mengaktifkan unit
2	<i>pin_in</i>	masukan	untuk mendeteksi kondisi <i>high</i> dari pin ke-7 port A
3	<i>pin_out</i>	keluaran	untuk mensinyalkan terjadi <i>external interrupt</i>

Secara keseluruhan simbol dari modul *core UIMega 8535* diperlihatkan pada Gambar 3.15. Jenis *port*, fungsi, dan konektivitas modul *core UIMega 8535* diperlihatkan pada Tabel 3.14. *Source code* modul ini disimpan dalam *file CoreUnit.vhd* pada Lampiran 5.



Gambar 3.15 Modul *core UIMega 8535*

Tabel 3.14 Jenis, Fungsi, dan Konektivitas *Port* Modul *Core* UIMega 8535


No	Nama <i>Port</i>	Jenis <i>Port</i>	Fungsi	Terhubung Ke
1	<i>pin_clk</i>	masukan	sistem <i>clock</i>	sistem <i>clock</i> utama
2	<i>pin_rst</i>	masukan	sistem <i>reset</i>	sistem <i>reset</i> utama
3	<i>pin_instir</i>	masukan	menerima instruksi dari <i>instruction register</i>	modul <i>instruction register</i>
4	<i>pin_Ainport</i>	masukan	menerima masukan dari <i>port A</i>	<i>port A</i>
5	<i>pin_Binport</i>	masukan	menerima masukan dari <i>port B</i>	<i>port B</i>
6	<i>pin_tov</i>	masukan	menerima sinyal <i>overflow</i> dari modul <i>timer interrupt</i>	modul <i>timer interrupt</i>
7	<i>pin_Coutport</i>	keluaran	keluaran ke port C	<i>port C</i>
8	<i>pin_Doutport</i>	keluaran	keluaran ke port D	<i>port D</i>
9	<i>pin_addrrom</i>	keluaran	keluaran alamat ROM	modul ROM
10	<i>pin_wrtcnt</i>	keluaran	sinyal <i>enable</i> untuk penulisan nilai awal <i>timer</i>	modul <i>timer interrupt</i>
11	<i>pin_tcnt</i>	keluaran	keluaran nilai awal <i>timer</i>	modul <i>timer interrupt</i>
12	<i>pin_toie</i>	keluaran	sinyal <i>enable</i> untuk modul <i>timer interrupt</i>	modul <i>timer interrupt</i>
13	<i>pin_cso</i>	keluaran	keluaran nilai <i>prescaller</i> untuk modul <i>timer interrupt</i>	modul <i>timer interrupt</i>

Tabel 3.14 Jenis, Fungsi, dan Konektivitas *Port* Modul *Core* UIMega 8535  
(sambungan)

No	Nama Port	Jenis Port	Fungsi	Terhubung Ke
14	<i>pin_wde</i>	keluaran	sinyal <i>enable</i> untuk modul <i>prescaller watchdog timer</i>	modul <i>prescallerWDR</i>
15	<i>pin_wdp</i>	keluaran	keluaran nilai <i>prescaller</i> untuk modul <i>prescallerWDR</i>	modul <i>prescallerWDR</i>
16	<i>pin_wdrrestart</i>	keluaran	keluaran sinyal <i>restart</i> untuk modul <i>prescallerWDR</i>	modul <i>prescallerWDR</i>
17	<i>pin_wrdatarom</i>	keluaran	berisi data yang akan ditulis ke ROM	modul ROM
18	<i>pin_werom</i>	keluaran	sinyal penulisan ke ROM	modul ROM

### 3.2.4 Modul *Timer Interrupt*

Modul *timer interrupt* berfungsi sebagai *timer* yang dapat digunakan sebagai sumber *interrupt*. Simbol modul diperlihatkan pada Gambar 3.16. Jenis *port*, fungsi, dan konektivitas modul *timer interrupt* diperlihatkan pada Tabel 3.15. *Source code* modul ini disimpan dalam file *TimerInterruptUnit.vhd* pada Lampiran 5.




Gambar 3.16 Modul *timer interrupt*

Tabel 3.15 Jenis, Fungsi, dan Konektivitas *Port* Modul *Timer Interrupt*

No	Nama <i>Port</i>	Jenis <i>Port</i>	Fungsi	Terhubung Ke
1	<i>pin_clk</i>	masukan	sebagai sumber sinyal <i>clock</i>	sistem <i>clock</i> utama
2	<i>pin_rst</i>	masukan	sebagai sumber sinyal <i>reset</i>	sistem <i>reset</i> utama
3	<i>pin_toie</i>	masukan	untuk mengaktifkan unit	modul <i>core UIMega 8535</i>
4	<i>pin_wrtcnt</i>	masukan	untuk mengaktifkan penulisan nilai awal <i>timer</i>	modul <i>core UIMega 8535</i>
5	<i>pin_tcnt</i>	masukan	masukan nilai awal <i>timer</i>	modul <i>core UIMega 8535</i>
6	<i>pin_cso</i>	masukan	untuk memilih <i>clock source</i>	modul <i>core UIMega 8535</i>
7	<i>pin_Binport7</i>	masukan	<i>external source</i>	<i>port B pin 7</i>
8	<i>pin_tov</i>	keluaran	sebagai pensinyalan bahwa telah terjadi <i>overflow</i>	modul <i>core UIMega 8535</i>


Perancangan ini menggunakan beberapa *register* untuk menjalankan fungsi dari *timer*. *Register-register* tersebut adalah sebagai berikut:

1. *Timer/Counter Interrupt Mask Register (TIMSK)*. *Register* ini memiliki alamat \$39. Susunan *bit* pada *register* ini diperlihatkan pada Gambar 3.17. *Bit* ke-0 yaitu *Timer0/Counter0 Compare Match Interrupt Enable (TOIE0)* harus bernilai logika '1' dan nilai *flag I* pada *status register* juga harus berlogika '1' untuk mengaktifkan *timer interrupt*. *Bit-bit* lain tidak dipakai dalam perancangan ini.



Gambar 3.17 *Timer/Counter Interrupt Mask Register (TIMSK)* [5]

2. *8-bit Timer0/Counter0 Register Description (TCCR0)*. Register ini memiliki alamat \$33. Susunan *bit* pada *register* ini diperlihatkan pada Gambar 3.18. Perancangan ini menggunakan *bit Clock Select*, yaitu *bit* ke-2 (CSO2), ke-1 (CSO1), dan ke-0 (CSO0). Kombinasi dari *bit-bit* ini akan menentukan sumber sinyal *clock* untuk *timer* dan diperlihatkan pada Tabel 3.16.




Gambar 3.18 *8-bit Timer/Counter Register Description* [5]

Tabel 3.16 Sumber *Clock Timer* Berdasarkan TCCR0

CSO2	CSO1	CSO0	Sumber <i>clock timer</i>
0	0	0	<i>timer</i> tidak berfungsi
0	0	1	sistem <i>clock</i> utama
0	1	0	sistem <i>clock</i> utama / 8
0	1	1	sistem <i>clock</i> utama / 64
1	0	0	sistem <i>clock</i> utama /256
1	0	1	sistem <i>clock</i> utama / 1024
1	1	0	<i>port</i> eksternal, tepian sinyal turun
1	1	1	<i>port</i> eksternal, tepian sinyal naik

3. *Timer0/Counter0 Register (TCNT0)*. Register ini memiliki alamat \$32. Isi dari *register* ini dipakai untuk perhitungan *timer* ataupun *counter*. *Register* ini diperlihatkan pada Gambar 3.19.



Gambar 3.19 *Timer0/Counter0 Register (TCNT0)* [5]

### 3.2.5 Modul *PrescallerWDR*

Modul *prescallerWDR* berfungsi untuk mengatur pewaktuan dari *watchdog timer*. Simbol modul ini dapat dilihat pada Gambar 3.20. Jenis *port*, fungsi, dan konektivitas modul *prescallerWDR* diperlihatkan pada Tabel 3.17. Kombinasi masukan *pin\_wdp* menentukan pewaktuan *watchdog timer*. Kombinasi masukan ini dapat dilihat pada Tabel 3.18. *Source code* modul ini disimpan dalam *file prescallerWDR.vhd* pada Lampiran 5.



Gambar 3.20 Modul *prescallerWDR*

Tabel 3.17 Jenis *Port*, Fungsi, Dan Konektivitas Modul *PrescallerWDR*

No	Nama <i>Port</i>	Jenis <i>Port</i>	Fungsi	Terhubung Ke
1	<i>pin_clk</i>	masukan	sebagai sumber <i>clock</i>	sistem <i>clock</i> utama
2	<i>pin_rst</i>	masukan	sebagai sumber <i>reset</i>	sistem <i>reset</i> utama
3	<i>pin_wde</i>	masukan	sistem <i>enable</i>	modul <i>core UIMega 8535</i>
3	<i>pin_wdp</i>	masukan	<i>prescaller timer</i>	modul <i>core UIMega 8535</i>
4	<i>pin_wdrst</i>	keluaran	sistem reset sistem	semua modul

Tabel 3.18 Sumber *Clock Watchdog Timer* Berdasarkan *Pin\_wdp*

Masukan <i>pin_wdp</i>	Sumber <i>Clock</i>
000	sistem <i>clock</i> utama/16
001	sistem <i>clock</i> utama/32
010	sistem <i>clock</i> utama/64
011	sistem <i>clock</i> utama/128
100	sistem <i>clock</i> utama/256
101	sistem <i>clock</i> utama/512
110	sistem <i>clock</i> utama/1024
111	sistem <i>clock</i> utama/2048

### 3.3 REGISTER UIMEGA 8535

UIMega 8535 memiliki beberapa register pendukung untuk kerja dari mikrokontroler. Register-register tersebut adalah *general purpose register* dan I/O register. *General purpose register* UIMega 8535 terdiri dari 16 buah register dan diberi nomor register 0 sampai dengan 15. Register 10 sampai dengan register 15 adalah register khusus yang juga berfungsi sebagai *pointer* dan identik dengan register 26 hingga 31 pada ATMega 8535. Register 10 adalah register X *low byte*, register 11 adalah register X *high byte*, register 12 adalah register Y *low byte*, register 13 adalah register Y *high byte*, register 14 adalah register Z *low byte*, dan register 15 adalah register Z *high byte*. Register X, Y, dan Z digunakan untuk pengalamatan tidak langsung ke RAM.

Pengalamatan ke register hanya membutuhkan 4 *bit* karena hanya berjumlah 16 buah register pada *general purpose register*, oleh karena itu *bit* ke-5 dari register di kode mesin instruksi tidak digunakan.

I/O register dari UIMega 8535 digunakan untuk mengontrol kerja dari beberapa fungsi mikrokontroler, seperti modul *timer interrupt*, *external interrupt*, *watchdog timer*, dan juga untuk penyimpanan *flag* status hasil operasi. Register yang termasuk dalam I/O register dapat dilihat pada Tabel 3.19.

Tabel 3.19 I/O Register UIMega 8535

Nama	Alamat	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SREG	\$3F	I	T	H	S	V	N	Z	C
GICR	\$3B	-	INT0	-	-	-	-	-	-
TIMSK	\$39	-	-	-	-	-	-	-	TOIE
TCCR0	\$33	-	-	-	-	-	CS02	CS01	CS00
TCNT0	\$32	Timer0 (8 bit)							
WDTCR	\$21	-	-	-	-	WDE	WDP2	WDP1	WDP0
PORT A	\$1B	A7	A6	A5	A4	A3	A2	A1	A0
PORT B	\$18	B7	B6	B5	B4	B3	B2	B1	B0
PORT C	\$15	C7	C6	C5	C4	C3	C2	C1	C0
PORT D	\$12	D7	D6	D5	D4	D3	D2	D1	D0


### 3.4 TAHAPAN PERANCANGAN DAN IMPLEMENTASI DENGAN APLIKASI MAX+PLUS II

Aplikasi MAX+plus II dari Altera memiliki kemampuan untuk proses pendesainan sistem logika yang lengkap, dimulai dari proses pendeskripsian hingga pemrograman *hardware*. Perancangan hingga implementasi dengan menggunakan aplikasi MAX+plus II memiliki beberapa tahapan, yaitu *design entry*, *project processing*, *error detection & location*, *project verification*, dan *device programming*.

#### 3.4.1 Design Entry

Pendeskripsian sistem logika yang akan dirancang dilakukan pada tahapan *design entry*. MAX+plus II menyediakan beberapa *editor* untuk mendeskripsikan sistem yang akan dirancang, yaitu *text*, *waveform*, *floorplan*, *graphic* dan *symbol editor*. Pendesain dapat memilih jenis *editor* sesuai dengan keinginan dan kebutuhannya.

*Text editor* merupakan *tool* bagi pendesain untuk membuat suatu desain berdasarkan teks/tulisan. MAX+plus II mendukung beberapa bahasa HDL, seperti AHDL, VHDL, dan Verilog HDL. Tampilan *text editor* diperlihatkan pada Gambar 3.21.



```
MAX+plus II - c:\max2work\vhdl\adder
MAX+plus II File Edit Templates Assign Utilities Options Window Help
coreunit.vhd - Text Editor
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
library lpm;
use lpm.lpm_components.all;


entity CoreUnit is
port(
  pin_clk,pin_rst : in std_logic;
  pin_instir : in std_logic_vector(15 downto 0);

  pin_Ainport,pin_Binport : in std_logic_vector(7 downto 0);      -- A
  pin_Coutport,pin_Doutport : out std_logic_vector(7 downto 0);  --
  pin_addrrom : buffer std_logic_vector(8 downto 0);              -- ke ROM
  pin_tov : in std_logic;
```

Gambar 3.21 Tampilan *text editor*


*Waveform editor* dapat digunakan sekaligus sebagai *editor* maupun sebagai *simulator*. Pendesain dapat menggunakan *waveform editor* untuk

mendefinisikan masukan dalam format logika ataupun *state machine* dan keluaran dalam format *combinatorial*, *registered*, dan *state machine*. *Waveform editor* dapat melakukan simulasi pewaktuan dengan memberikan masukan yang ada sebuah vektor tes atau kondisi logika tertentu dan diamati keluarannya. Tampilan *waveform editor* dapat dilihat pada Gambar 3.22.




Gambar 3.22 Tampilan *waveform editor*

*Floorplan editor* menampilkan penggunaan *resources* dari divais target secara fisik. *Floorplan editor* juga menampilkan hasil dari pengalokasian beberapa divais target oleh *compiler*. Tampilan *floorplan editor* diperlihatkan pada Gambar 3.23.




Gambar 3.23 Tampilan *floorplan editor*

*Graphic editor* memungkinkan pendesain untuk membuat suatu desain yang sederhana maupun kompleks secara cepat. *Graphic editor* dapat menggunakan simbol-simbol bawaan dari MAX+plus II maupun dari simbol yang dibuat oleh pendesain. Tampilan dari *graphic editor* ini dapat dilihat pada Gambar 3.24.



Gambaran 3.24 Tampilan *graphic editor*


*Symbol editor* memiliki kemampuan untuk mengedit simbol-simbol yang ada maupun simbol yang dibuat oleh pendesain. Tampilan dari *symbol editor* diperlihatkan pada Gambar 3.25.



Gambaran 3.25 Tampilan *symbol editor*

### 3.4.2 Project Processing


Tahapan *project processing* dilakukan oleh *compiler* aplikasi MAX+plus II. *Compiler* aplikasi MAX+plus II terdiri dari serangkaian modul yang akan melakukan pengecekan terhadap *error* yang mungkin terjadi, sintesis rangkaian logika, penempatan hasil kompilasi ke sebuah atau beberapa divais Altera, dan sekaligus menghasilkan *file* yang nantinya akan dipergunakan untuk simulasi, analisa waktu, dan pemrograman divais. Gambar 3.26 memperlihatkan proses kompilasi sedang dilakukan.



Gambar 3.26 Tampilan proses kompilasi

### 3.4.3 Error Detection & Location


Tahap *error detection & location* merupakan tahap selanjutnya setelah kompilasi dilakukan. Pada tahapan ini dapat diketahui apakah rancangan memiliki *error* atau tidak, bila rancangan memiliki *error* maka aplikasi MAX+plus II dapat menunjukkan di mana *error* itu terjadi pada bagian *message processor*. Bagian *message processor* juga dapat memberikan saran untuk mengatasi *error* yang terjadi. Gambar 3.27 memperlihatkan tampilan bilamana terjadi *error* dan saran dari *message processor* untuk mengatasi *error* tersebut.



Gambar 3.27 Tampilan bila terjadi *error*

### 3.4.4 Project Verification

Tahapan *project verification* dilakukan untuk mengecek apakah desain yang telah dihasilkan sesuai dengan apa yang diinginkan. Tahapan ini menggunakan MAX+plus II Simulator dan *waveform editor* untuk mensimulasikan hasil desain. Verifikasi dilakukan dengan memberikan vektor tes atau kondisi logika tertentu kepada masukan dan diamati keluaran dari desain. Tampilan MAX+plus II Simulator dapat dilihat pada Gambar 3.28.




Gambar 3.28 Tampilan MAX+plus II Simulator

### 3.4.5 Device Programming

Tahapan ini akan melakukan *download* data konfigurasi dari hasil rancangan untuk memprogram divais target. Tahapan ini membutuhkan kabel data khusus dari Altera yang dihubungkan ke *development board* tempat divais target berada. Kabel-kabel data ini yaitu diantaranya adalah *BitBlaster*, *ByteBlaster*, dan *ByteBlasterMV*. Perbedaan jenis kabel *download* ini terletak pada jenis kabel dan tipe divais target yang didukung.

Kabel *BitBlaster* digunakan untuk memprogram atau mengkonfigurasi divais target Altera tipe MAX9000, MAX7000S, MAX7000A, FLEX10K, FLEX8000, dan FLEX6000, melalui *serial port* RS-232 standar. Kabel *ByteBlaster* mendukung semua divais target yang didukung oleh kabel *BitBlaster*, ditambah divais target MAX9000A. Kabel *ByteBlasterMV* mendukung semua divais target yang didukung oleh kabel *ByteBlaster*, ditambah divais target FLEX10KV, FLEX10KA, dan FLEX10KB. Tampilan MAX+plus II *Hardware Programmer* diperlihatkan pada Gambar 3.29.



Gambar 3.29 Tampilan MAX+plus II *Hardware Programmer*

Tesis ini hanya mencapai tahapan *project verification* dan tidak sampai tahapan *device programming*. Simulasi dan verifikasi dilakukan hingga pada simulasi pewaktuan yang terdapat pada *waveform editor*.