



UNIVERSITAS INDONESIA

**PERANCANGAN LNA UNTUK MOBILE WIMAX PADA PITA
FREKUENSI 2,3 GHz**

SKRIPSI

SULISTYO HARIWIBOWO

0405030737

**FAKULTAS TEKNIK
PROGRAM STUDI TEKNIK ELEKTRO
DEPOK
JUNI 2009**



UNIVERSITAS INDONESIA

**PERANCANGAN LNA UNTUK MOBILE WIMAX PADA PITA
FREKUENSI 2,3 GHz**

SKRIPSI

Diajukan sebagai salah satu syarat memperoleh gelar sarjana teknik

SULISTYO HARIWIBOWO

0405030737

**FAKULTAS TEKNIK
DEPARTEMEN TEKNIK ELEKTRO
DEPOK
JUNI 2009**

HALAMAN PERNYATAAN ORISINALITAS

**Skripsi ini adalah hasil karya saya sendiri,
dan semua sumber baik yang dikutip maupun dirujuk
telah saya nyatakan dengan benar.**

Nama : Sulisty Hariwibowo

NPM : 0405030737

Tanda Tangan :

Tanggal : 16 Juni 2009

HALAMAN PENGESAHAN

Skripsi ini diajukan oleh :
Nama : Sulisty Hariwibowo
NPM : 0405030737
Program Studi : Teknik Elektro
Judul Skripsi : Perancangan LNA Untuk Mobile WiMAX pada frekuensi 2,3 GHz

Telah berhasil dipertahankan di hadapan Dewan Penguji dan diterima sebagai bagian persyaratan yang diperlukan untuk memperoleh gelar Sarjana Teknik pada Program Studi Teknik Elektro, Fakultas Teknik, Universitas Indonesia

DEWAN PENGUJI

Pembimbing : Ir. Gunawan Wibisono, M.Sc, Ph.D

Penguji : Prof. Dr. Ir. Eko Tjipto Rahardjo, M.Sc.

Penguji : Dr. Ir. Purnomo Sidi Priambodo, M.Sc

Ditetapkan di : Depok

Tanggal : 2 Juli 2009

KATA PENGANTAR

Puji syukur saya panjatkan kepada ALLAH SWT, karena atas berkat dan rahmat-Nya, saya dapat menyelesaikan skripsi ini. Penulisan skripsi ini dilakukan dalam rangka memenuhi salah satu syarat untuk mencapai gelar Sarjana Teknik Jurusan Teknik Elektro pada Fakultas Teknik Universitas Indonesia. Saya menyadari bahwa, tanpa bantuan dan bimbingan dari berbagai pihak, dari masa perkuliahan sampai pada penyusunan skripsi ini, sangatlah sulit bagi saya untuk menyelesaikan skripsi ini. Oleh karena itu, saya mengucapkan terima kasih kepada :

- (1) Ir. Gunawan Wibisono, M.Sc, Ph.D selaku pembimbing yang telah menyediakan waktu, tenaga, dan pikiran untuk mengarahkan saya dalam penyusunan skripsi ini;
- (2) orang tua dan keluarga saya yang telah memberikan bantuan dukungan material dan moral;
- (3) teman satu kelompok yang telah saling memberikan bantuan dan saling mengingatkan ;
- (4) Siska Nurfaejri yang telah memberikan bantuan dalam menyelesaikan skripsi ini ;
- (5) teman-teman departemen elektro khususnya angkatan 2005 yang telah memberikan bantuannya;

Akhir kata, saya berharap Allah SWT berkenan membalas segala kebaikan semua pihak yang telah membantu. Semoga skripsi ini membawa manfaat bagi pengembangan ilmu.

Depok, 16 Juni 2009

Penulis

**HALAMAN PERNYATAAN PERSETUJUAN PUBLIKASI
TUGAS AKHIR UNTUK KEPENTINGAN AKADEMIS**

Sebagai sivitas akademik Universitas Indonesia, saya yang bertanda tangan dibawah ini :

Nama : Sulistyو Hariwibowo

NPM : 0405030737

Program Studi : Teknik Elektro

Departemen : Teknik Elektro

Fakultas : Teknik

Jenis Karya : Skripsi

demi pengembangan ilmu pengetahuan, menyetujui untuk memberikan kepada Universitas Indonesia **Hak Bebas Royalti Noneksklusif** (*Non-exclusive Royalty-Free Right*) atas karya ilmiah saya yang berjudul :

Perancangan LNA Untuk *Mobile WiMAX* Pada Pita Frekuensi 2,3 GHz, beserta perangkat yang ada (jika diperlukan). Dengan Hak Bebas Royalti Noneksklusif ini Universitas Indonesia berhak menyimpan, mengalihmediakan/formatkan, mengelola dalam bentuk pangkalan data (*database*), merawat, dan memublikasikan tugas akhir saya selama tetap mencantumkan nama saya sebagai penulis/pencipta dan sebagai pemilik Hak Cipta.

Demikian pernyataan ini saya buat dengan sebenarnya.

Dibuat di : Jakarta

Pada tanggal : 16 Juni 2009

Yang menyatakan

(Sulistyo Hariwibowo)

ABSTRAK

Nama : Sulisty Hariwibowo
Program Studi : Teknik Elektro
Judul : Perancangan LNA Untuk *Mobile WiMAX* 802.16e Pada Pita Frekuensi 2,3 GHz

Laporan skripsi ini menyajikan rancangan *low noise amplifier* (LNA) berbasis mikrostrip. Tujuan dari LNA ini adalah dapat menguatkan sinyal radio frekuensi (RF) tanpa menguatkan *noise* yang diperuntukkan dalam *mobile WiMAX* 802.16e. Metodologi rancangan ini memerlukan analisa kestabilan transistor dan penentuan rangkaian *matching* yang tepat. Jadi ada tiga bagian penting dalam perancangan LNA ini, yaitu rangkaian DC bias, transistor, dan rangkaian *matching*. Spesifikasi yang diinginkan adalah sesuai dengan standar pada *WiMAX* 802.16e pada frekuensi 2,3 GHz yang merupakan standar *WiMAX* di Indonesia. Perancangan dan pengukuran ini menggunakan *software Advanced Design System* (ADS). Transistor yang digunakan adalah ATF-55143, karena dapat bekerja baik pada frekuensi tinggi dan memiliki *noise figure* yang kecil. Dalam perancangan ini terdapat 4 tipe LNA, yaitu LNA single stage dan single stage mikrostrip, serta LNA 3 stage dan 3 stage mikrostrip. Berdasarkan hasil simulasi keempat tipe LNA ini memiliki sensitivitas sebesar -115 dBm. Untuk single stage gain yang dihasilkan adalah sebesar 16 dB dan untuk yang LNA 3 stage 44dB – 45 dB. Noise yang dihasilkan kurang dari 1 dB untuk keempat tipe LNA tersebut.

Kata kunci :

LNA, ATF-55143, Advanced Design System (ADS), WiMAX 802.16e, 2.3 GHz, microstrip

ABSTRACT

This report presents about Low Noise Amplifier (LNA) microstrips design. The objective of the LNA is to amplify radio frequency (RF) signal without amplify noise too. This LNA for used to mobile WiMax 802.16e. This design methodology need stability transistor analysis and determination of matching circuit. So there are three important part in the design of LNA, namely DC bias circuit, transistor or amplifier, and matching circuits. The desired specification is accordance with the WiMax 802.16e standard at a frequency of 2,3 GHz which is the WiMax standard in Indonesia. Design and measurements using advanced Design System (ADS) software. Transistor used is ATF-55143, because it can work well in high-frequency and it has a small noise figure.

Key words:

LNA, ATF-55143, Advanced Design System (ADS), WiMAX 802.16e, 2.3 GHz, mikrostrip

DAFTAR ISI

HALAMAN JUDUL.....	i
HALAMAN PERNYATAAN ORISINALITAS.....	ii
HALAMAN PENGESAHAN.....	iii
HALAMAN PERNYATAAN PERSETUJUAN PUBLIKASI.....	v
ABSTRAK	vi
DAFTAR ISI.....	viii
DAFTAR TABEL.....	xi
DAFTAR GAMBAR	xii
DAFTAR LAMPIRAN.....	xv
BAB I.....	1
PENDAHULUAN	1
1.1 LATAR BELAKANG	1
1.2 TUJUAN PENULISAN.....	2
1.3 BATASAN MASALAH.....	2
1.4 SISTEMATIKA PENULISAN.....	2
BAB 2	3
LANDASAN TEORI.....	3
2.1 Rangkaian DC Bias.....	3
2.1.1 Pengertian Titik Kerja.....	3
2.1.2 Bipolar Junction Transistor (BJT)	5
2.2 Penyesuaian Impedansi (<i>Matching Impedance</i>)	16
2.2.1 Penyesuaian Impedansi dengan <i>L Network</i>	19
2.2.2 Penggunaan <i>Smith Chart</i>	21
2.2.3 Stub Matching.....	23
2.3 Kestabilan	29
2.4 Faktor Daya dan Penguat (Gain)	32
2.4.1 Merancang amplifier dengan maksimum gain.....	35
2.4.2 Maksimum stabil gain.....	36
2.4.3 Sensitivitas Daya ($P_{\text{sensitivity}}$)	37
2.5 Noise Figure (NF).....	38
2.6 Return of Loss dan VSWR	41

2.7 Microstrip Line	43
2.7.1 Karakteristik Impedansi dan Efektif Dielektrik Konstan.....	43
2.7.2 Pengaruh Ketebalan Strip	44
2.7.3 Parameter Microstrip lines.....	44
2.8 Microstrip Rektangular Induktor	47
2.8.1 Induktansi seri.....	48
2.8.2 Resistansi Seri.....	49
2.8.3 Kapasitansi Seri (C_s).....	51
2.9 Cylindrical Via Hole.....	52
BAB 3	55
PERANCANGAN RANGKAIAN LNA	55
3.1 Alur perancangan LNA.....	55
3.2 Blok Diagram LNA	56
3.3 Spesifikasi LNA.....	56
3.4 Pemilihan Transistor.....	57
3.5 Model linear dan nonlinear	58
3.6 Rangkaian DC bias	60
3.7 Rangkaian <i>matching impedance</i>	61
3.8 Rangkaian LNA mikrostrip	62
3.8.1 Substrat	63
3.8.2 Komponen mikrostrip.....	65
3.8.3 Layout.....	65
3.8.4 Electromagnetic Design System (EMDS)	65
3.9 Simulasi Non linear (Harmonic Balance).....	66
HASIL SIMULASI dan ANALISA.....	69
4.1 Simulasi model linear dan nonlinear	69
4.1.1 DC bias	69
4.1.2 Model nonlinear optimum	69
4.2 Analisa kestabilan model linear dan nonlinear	71
4.3 Analisa <i>matching impedance</i>	74
4.4 LNA Single stage.....	76
4.5 LNA 3 stage.....	86
4.6 LNA mikrostrip single stage.....	96

4.7 LNA mikrostrip 3 stage	107
KESIMPULAN	119
DAFTAR ACUAN	120
DAFTAR PUSTAKA	122



DAFTAR TABEL

Tabel 2.1. Titik kerja transistor	4
Tabel 2.2. Nilai SNR berdasarkan jenis modulasinya [23]	37
Tabel 2.3. Perbandingan tipe – tipe ground connection [4]	53
Tabel 3.1. Perbandingan Gain dengan F_{min} [17] [18]	57
Tabel 3.2. Impedansi input dan Output	61
Tabel 4.1. Hasil simulasi Arus DC dan V_{ds} (Dcbias.dds)	69
Tabel 4.2. S-parameter	70
Tabel 4.3. <i>Noise Figure</i>	70
Tabel 4.4. <i>Gain</i>	70
Tabel 4.5. Parameter Kestabilan	73
Tabel 4.6. <i>Matching Impedance</i>	74
Tabel 4.7. <i>Transducer gain unilateral single stage</i>	80
Tabel 4.8. Maksimum <i>unilateral single stage</i>	80
Tabel 4.9. Gain LNA single stage	81
Tabel 4.10. Maksimum stabil <i>gain single stage</i>	81
Tabel 4.11. IIP3 dan OIP3 I_{na} single stage	84
Tabel 4.12. <i>Transducer gain unilateral 3 stage</i>	90
Tabel 4.13. Maksimum unilateral 3 stage	91
Tabel 4.14. Gain LNA single stage	91
Tabel 4.15. Maksimum stabil gain	92
Tabel 4.16. IIP3 dan OIP3 I_{na} 3 stage	94
Tabel 4.17. <i>Transducer gain unilateral LNA mikrostrip single stage</i>	101
Tabel 4.18. Maksimum unilateral LNA mikrostrip single stage	101
Tabel 4.19. Gain LNA mikrostrip single stage	102
Tabel 4.20. Maksimum stabil gain	102
Tabel 4.21. IIP3 dan OIP3 I_{na} single stage mikrostrip	105
Tabel 4.22. <i>Transducer gain unilateral LNA mikrostrip single stage</i>	113
Tabel 4.23. Maksimum unilateral LNA mikrostrip single stage	113
Tabel 4.24. Gain LNA mikrostrip 3 stage	114
Tabel 4.25. Maksimum stabil gain	114
Tabel 4.26. IIP3 dan OIP3 I_{na} 3 stage mikrostrip	117
Tabel 5.1. Kesimpulan	130

DAFTAR GAMBAR

Gambar 1.	WIMAX Transceiver Block Diagram	1
Gambar 2.1.	Titik kerja transistor [19]	3
Gambar 2.2.	<i>Bias</i> Tetap BJT [19]	6
Gambar 2.3.	Rangkaian Ekuivalen DC dari gambar 2.2 [19]	6
Gambar 2.4.	Kurva Output dengan garis beban DC [19].....	8
Gambar 2.5.	Rangkaian <i>Bias</i> Tetap dengan stabilisasi emitor [19].....	9
Gambar 2.6.	<i>Feedback bias</i>	10
Gambar 2.7.	Kolektor-emiter	11
Gambar 2.8.	Rangkaian <i>Bias</i> Pembagi Tegangan [19]	12
Gambar 2.9.	Rangkaian Ekuivalen <i>Bias</i> Pembagi Tegangan.....	13
Gambar 2.10.	<i>Conjugate Matching</i> [13]	16
Gambar 2.11.	<i>Load Matching</i> [13].....	16
Gambar 2.12.	Sistem saluran Transmisi yang “Matched” [13]	17
Gambar 2.13.	Pergerakan impedansi pada lingkaran resistansi [13]	18
Gambar 2.14.	Pergerakan impedansi pada lingkaran konduktansi [13].....	18
Gambar 2.15.	Pergerakan impedansi pada smith chart [13]	19
Gambar 2.16.	Lumped elemen [20]	19
Gambar 2.17.	(a) Z_L berada di dalam lingkaran $1 + jx$ dan $RL > Z_0$, (b) Z_L berada di luar lingkaran $1 + jx$, dan $RL < Z_0$ [17].....	20
Gambar 2.18.	Penyesuaian impedansi pada sumber dan beban [13]	21
Gambar 2.19.	Matching dengan Metode smith chart	22
Gambar 2.20.	<i>Stub matching</i> [13]	23
Gambar 2.21.	<i>Stub matching seri</i> [17]	23
Gambar 2.22.	<i>Stub matching parallel</i> [17].....	25
Gambar 2.23.	Matching dengan Metode smith chart.....	27
Gambar 2.24.	Hasil matching dengan Metode smith chart.....	28
Gambar 2.25.	<i>Matching network</i> [17]	29
Gambar 2.26.	Lingkaran kestabilan untuk kondisi stabil [17]. (a) $S_{11} < 1$, (b) $S_{11} > 1$	31
Gambar 2.27.	Rangkaian two-port [17]	32
Gambar 2.28.	Gain pada rangkaian <i>matching</i>	33
Gambar 2.29.	S_{11} dan S_{22} konjugasi	34
Gambar 2.30.	VSWR [28].....	42
Gambar 2.31.	Konfigurasi Microstrip [4]	43
Gambar 2.32.	(a) Penampang atas, (b) Penampang samping yang dipotong, (c) model fisik dari spiral inductor [8]	47
Gambar 2.33.	Penampang atas dan samping rectangular inductor [6]	48
Gambar 2.34.	<i>Proximity effect</i> pada Resistansi seri (a) <i>side-by-side</i> dan (b) <i>stacked wires</i> [9]	50
Gambar 2.35.	Fungsi VIA hole [4]	52
Gambar 2.36.	(a) via hole, (b) wire bond, (c) ribbon bond, (d) wrap-around [4] .	52
Gambar 2.37.	Konfigurasi Cylindrical Via dilihat dari sisi atas dan samping [15]	53
Gambar 3.1.	Alur perancangan LNA	55
Gambar 3.2.	Blok Diagram LNA.....	56

Gambar 3.3. ATF55143 [1].....	58
Gambar 3.4. Pengukuran ATF-55143 [16]	58
Gambar 3.5. ATF55143_opt.dsn.....	59
Gambar 3.6. model_linear.dsn	59
Gambar 3.7. Dcbias.dsn	60
Gambar 3.8. Port Input Impedance	61
Gambar 3.9. DA_SmithChartMatch1	62
Gambar 3.10. Smith Chart Utility	62
Gambar 3.11. Alur simulasi pada ADS.....	63
Gambar 3.12. MSub	63
Gambar 3.13. TLines-Microstrip	65
Gambar 3.14. Perbandingan daya input terhadap output pada kondisi nonlinear [13].....	66
Gambar 3.15. (a) Harmonic Balance controller, (b) Sumber input 1 frekuensi, (c) Sumber input n frekuensi.....	67
Gambar 3.16. Third-Order Intercept point [5]	67
Gambar 4.1. Sparameter_Model.dsn.....	70
Gambar 4.2. S-parameter terukur Vs model (Sparameter_model.dds).....	71
Gambar 4.3. StabilityAnalysis.dsn.....	72
Gambar 4.4. StabilityAnalysis.dds.....	73
Gambar 4.5. (a) model nonlinear, (b) model linear, (c) hasil perhitungan	75
Gambar 4.6. <i>Tune Control</i>	76
Gambar 4.7. Single_stage_FR4.dsn	77
Gambar 4.8. (a) IRL dan ORL, (b) VWSR input dan VSWR output, (c) IRL pada smith chart, (d) ORL pada smith chart	78
Gambar 4.9. Faktor kestabilan	79
Gambar 4.10. Power, available, dan transducer Gain single stage	79
Gambar 4.11. Gain transistor dan Maksimum Gain	81
Gambar 4.12. Sensitivitas dan daya output	82
Gambar 4.13. <i>Noise figure</i> dan <i>Noise figure</i> minimum	82
Gambar 4.14. <i>Noise</i> dan <i>Gain Circle</i>	83
Gambar 4.15. (a) Daya Keluaran (f_l dan f_h) Vs Daya Input, (b) Spektrum Daya Keluaran (f_l dan f_h)	84
Gambar 4.16. Gain transducer	84
Gambar 4.17. Nonlinear noise figure.....	85
Gambar 4.18. LNA3stage_analog_FR4.dsn	87
Gambar 4.19. (a) IRL dan ORL, (b) VWSR input dan VSWR output, (c) IRL pada smith chart, (d) ORL pada smith chart	88
Gambar 4.20. Faktor kestabilan	89
Gambar 4.21. Power, available, dan transducer Gain 3 stage.....	89
Gambar 4.22. Gain transistor dan Maksimum Gain	91
Gambar 4.23. Sensitivitas dan daya output	92
Gambar 4.24. <i>Noise figure</i> dan <i>Noise figure</i> minimum	92
Gambar 4.25. <i>Noise</i> dan <i>Gain Circle</i>	93
Gambar 4.26. (a) Daya Keluaran (f_l dan f_h) Vs Daya Input, (b) Spektrum Daya Keluaran (f_l dan f_h)	94
Gambar 4.27. Gain transducer	94
Gambar 4.28. <i>Nonlinear noise figure</i>	95

Gambar 4.29. Single_stage_microstrip_FR4.dsn.....	97
Gambar 4.30. Layout Single_stage_microstrip_FR4.dds	98
Gambar 4.31. Bentuk 3 dimensi Single_stage_microstrip_FR4.....	98
Gambar 4.32. (a) IRL dan ORL, (b) VWSR input dan VSWR output, (c) IRL pada smith chart, (d) ORL pada smith chart	99
Gambar 4.33. Faktor kestabilan	100
Gambar 4.34. Power gain, available gain, dan transducer gain pada LNA mikrostrip single stage.....	100
Gambar 4.35. Gain transistor dan Maksimum Gain	102
Gambar 4.36. Sensitivitas dan daya output.....	103
Gambar 4.37. <i>Noise figure</i> dan <i>Noise figure minimum</i>	103
Gambar 4.38. <i>Noise</i> dan <i>Gain Circle</i>	104
Gambar 4.39. (a) Daya Keluaran (f_l dan f_h) Vs Daya Input, (b) Spektrum Daya Keluaran (f_l dan f_h)	105
Gambar 4.40. Gain transducer	105
Gambar 4.41. <i>Nonlinear noise figure</i>	106
Gambar 4.42. LNA3stage_microstrip_FR4.dsn.....	108
Gambar 4.43. Layout LNA3stage_microstrip_FR4.....	109
Gambar 4.44. LNA3stage_microstrip_FR4 3 dimensi	110
Gambar 4.45. (a) IRL dan ORL, (b) VWSR input dan VSWR output, (c) IRL pada smith chart, (d) ORL pada smith chart	111
Gambar 4.46. Faktor kestabilan	112
Gambar 4.47. Power gain, available gain, dan transducer gain pada LNA mikrostrip single stage.....	112
Gambar 4.48. Gain transistor dan Maksimum Gain	114
Gambar 4.49. Sensitivitas dan daya output.....	115
Gambar 4.50. <i>Noise figure</i> dan <i>Noise figure minimum</i>	115
Gambar 4.51. <i>Noise</i> dan <i>Gain Circle</i>	116
Gambar 4.52. (a) Daya Keluaran (f_l dan f_h) Vs Daya Input, (b) Spektrum Daya Keluaran (f_l dan f_h)	117
Gambar 4.53. Gain Transducer	117
Gambar 4.54. <i>Nonlinear noise figure</i>	118

DAFTAR LAMPIRAN

Lampiran 1 : Datasheet ATF-55143	124
Lampiran 2 : Kesimpulan.....	130
Lampiran 3 : Nilai Komponen	134




BAB I

PENDAHULUAN

1.1 LATAR BELAKANG

Low noise amplifier (LNA) merupakan salah satu bagian dari blok diagram suatu *receiver* pada sistem komunikasi. Saat ini sistem komunikasi digital yang memiliki *high data rates* dan *bandwidth* yang lebar memerlukan LNA. LNA dapat ditemukan diberbagai aplikasi *Radio Frekuensi* (RF), seperti *cordless telephones*, *cellular phones*, *wireless local area networks*, WiMAX dan sistem komunikasi satelit. Pada militer LNA digunakan pada radar dan *signal interceptor*. LNA biasanya ditempatkan di bagian depan dari suatu blok diagram radio penerima dekat dengan antena.



Gambar 1. WIMAX Transceiver Block Diagram

WiMAX suatu aplikasi *wireless* yang sedang berkembang saat ini memiliki suatu kebutuhan akan LNA pada *receiver*-nya. Hal ini dikarenakan LNA memiliki peran penting di dalam penguatan sinyal tanpa menguatkan *noise*. Tujuan utama dari perancangan LNA adalah mendapatkan *Gain* yang tinggi, *IIP3* yang tinggi, konsumsi daya yang kecil, *unconditional stabel* ($K > 1$), *input* dan *output return loss* di bawah -10 dB dan mendapatkan *noise figure* yang kecil.

1.2 TUJUAN PENULISAN

Tujuan dari penulisan skripsi ini adalah untuk merancang *low noise amplifier* (LNA) yang diperuntukan pada *mobile wimax* 802.16e dengan pita frekuensi 2,3 GHz.

1.3 BATASAN MASALAH

Permasalahan yang dibahas dalam seminar ini berkisar tentang perancangan *Low Noise Amplifier* (LNA) berbasis mikrostrip pada frekuensi 2,3 GHz, yang merupakan bagian dari *receiver* pada *mobile WiMAX* 802.16e

1.4 SISTEMATIKA PENULISAN

Sistematika penulisan skripsi ini disusun sebagai berikut :

BAB 1 PENDAHULUAN

Menjelaskan latar belakang, tujuan, batasan masalah, dan sistematika penulisan.

BAB 2 DASAR TEORI

Menjelaskan tentang rangkaian bias, *matching*, dan mikrostrip

BAB 3 PERANCANGAN SIMULASI

Memberikan penjelasan tentang rancangan rangkaian LNA dan hasil simulasinya dengan menggunakan *software Advanced Design System* (ADS).

BAB 4 KESIMPULAN

Pada bab ini berisi tentang kesimpulan mengenai hasil perancangan LNA ini.

BAB 2

LANDASAN TEORI


2.1 Rangkaian DC Bias

Rangkaian penguat (*amplifier*) dapat melipatgandakan sinyal *input AC* yang kecil disebabkan karena rangkaian tersebut mendapatkan tegangan DC dari luar. Oleh karena itu setiap analisis maupun perencanaan rangkaian penguat terdapat dua komponen, yaitu *AC* dan *DC*. Melalui teori *superposisi*, kondisi *level DC* dan *AC* dapat dipisahkan. *Level DC* dari suatu rangkaian menentukan titik kerja transistor yang digunakan. Ada dua pertimbangan utama dalam merancang suatu rangkaian *DC bias*, yaitu :

1. Rangkaian *bias* harus dapat memberikan kestabilan yang tidak berpengaruh terhadap perubahan parameter *device* dan suhu.
2. Rangkaian *bias* harus mampu mengisolasi dari frekuensi tinggi sehingga arus frekuensi tinggi tidak mengalir ke dalam rangkaian bias.

2.1.1 Pengertian Titik Kerja

Dalam penguat transistor *level* tegangan dan arus yang tetap tersebut akan menempatkan suatu titik kerja pada kurva karakteristik sehingga menentukan daerah kerja transistor. Oleh karena titik kerja merupakan titik yang tetap dalam kurva karakteristik, maka biasanya disebut dengan titik-Q (*Quiescent Point*).



Gambar 2.1. titik kerja transistor [19]

Pada gambar 2.1 di atas menunjukkan bahwa kurva karakteristik *output* dengan tiga buah contoh titik kerja yang diberi nama A, B, dan C. Pada dasarnya titik kerja suatu rangkaian penguat bisa diletakkan dimana saja di kurva karakteristik tersebut. Namun agar rangkaian penguat dapat menguatkan sinyal dengan *linear* atau tanpa cacat, maka titik kerjanya harus diusahakan ditempatkan di tengah daerah aktif. Selain itu yang perlu diperhatikan adalah agar titik kerja tidak diletakkan di luar batas maksimum dari arus maupun tegangan yang sudah ditentukan oleh pabrik. Apabila hal ini dilanggar transistor akan panas dan cepat rusak.

Pada gambar 2.1 di atas terlihat arus I_C mencapai maksimum pada saat 40 mA dan tegangan V_{CE} juga mencapai maksimum pada saat 20 Volt. Di samping nilai arus dan tegangan maksimum tersebut yang tidak boleh dilampaui adalah daya kolektor maksimum P_{Cmaks} . Pada gambar 2.1 P_{Cmaks} ini ditunjukkan oleh garis lengkung putus-putus. P_{Cmaks} atau disipasi daya kolektor maksimum ini merupakan perkalian I_C dengan V_{CE} . Sehingga penempatan titik kerja harus di dalam batas-batas tersebut.

$$P_{Cmaks} = I_C \cdot V_{CE} \quad (2.1)$$

Dari gambar diatas terlihat bahwa ketiga titik kerja A, B, dan C terletak pada daerah kerja transistor yang diijinkan. Transistor dengan titik kerja A, B, dan C kira-kira mempunyai V_{CE} dan I_C seperti tabel dibawah ini.

Tabel 2.1. Titik kerja transistor

Titik Kerja Transistor	V_{CE} (Volt)	I_C (mA)
A	2	7
B	10	21
C	19	11

Dari data tabel dan gambar 2.1 di atas terlihat bahwa titik A kurang begitu memuaskan karena termasuk pada kurva *non-linear*, sehingga sinyal *output* akan cenderung untuk cacat. Demikian juga untuk titik C, karena terletak hampir pada batas kemampuan V_{CE} transistor, sehingga dapat menyebabkan transistor akan

cepat panas. Titik B merupakan pilihan terbaik sebagai titik kerja transistor sebagai penguat, karena terletak di tengah – tengah, sehingga memungkinkan transistor dapat menguatkan sinyal *input* secara maksimum.


Agar suatu transistor bekerja pada satu titik kerja tertentu maka diperlukan rangkaian *bias*. Rangkaian *bias* ini akan menjamin pemberian tegangan *bias* persambungan E-B (*Emitter-Base*) dan B-C (*Base-Collector*) dari *Bipolar Junction Transistor* (BJT) dengan benar. BJT ini akan bekerja pada daerah aktif bila persambungan E-B diberi *forward bias* (*bias* maju) dan B-C diberi *reverse bias* (*bias* mundur). Kemantapan kerja transistor terhadap pengaruh temperatur merupakan faktor yang perlu diperhatikan dalam menentukan rangkaian *bias*. Karena perubahan temperatur akan mempengaruhi β (factor penguat arus CE) dan arus bocor ICBO.

Pada transistor jenis *Field Effect Transistor* (FET), DC *bias* bertujuan untuk menjamin pemberian tegangan *bias* persambungan D-G (*Drain-Gate*) dan G-S (*Gate-Source*) dengan benar. FET ini juga akan bekerja pada daerah aktif bila persambungan D-G diberi *forward bias* dan G-S diberi *reverse bias*. Pada rangkaian DC *bias* ini ada dua tipe yang digunakan, yaitu *active bias* dan *passive self-bias*.


2.1.2 Bipolar Junction Transistor (BJT)

a) Rangkaian *Bias* Tetap

Rangkaian *bias* ini cukup sederhana karena hanya terdiri atas dua resistor R_B dan R_C . Kapasitor C_1 dan C_2 merupakan kapasitor kopling yang berfungsi untuk mengisolasi tegangan DC dari transistor ke tingkat sebelumnya dan sesudahnya, namun tetap menyalurkan sinyal AC-nya.




(a)



Gambar 2.2. Bias Tetap BJT [19]

Pada analisa DC, semua kapasitor dapat diganti dengan rangkaian terbuka. Hal ini karena sifat kapasitor yang tidak dapat melewatkan arus DC. Dengan demikian untuk keperluan analisis DC, rangkaian dapat disederhanakan menjadi seperti gambar 2.3. Dengan menggunakan hukum *Kirchhoff* pada tegangan *input (base-emiter)*, maka diperoleh persamaan [19] :



Gambar 2.3. Rangkaian Ekivalen DC dari gambar 2.2 [19]

Karena bernilai tetap, maka adalah penentu arus basis pada titik kerja. Setelah mendapatkan nilai arus , maka selanjutnya adalah menghitung arus dengan menggunakan persamaan [19] :

$$I_C = \beta I_B \quad (2.4)$$

Dengan menggunakan hukum *Kirchhoff* pada tegangan *output* (kolektor-emitor), maka diperoleh persamaan [19] :

$$I_C \cdot R_C + V_{CE} = V_{CC} \quad (2.5)$$

$$V_{CE} = V_{CC} - I_C \cdot R_C \quad (2.6)$$

Ketiga nilai inilah (I_B , I_C , dan V_{CE}) yang akan menentukan titik kerja transistor. Oleh karena itu dalam penulisannya sering ditambahkan huruf Q di belakangnya, yakni penulisannya menjadi I_{BQ} , I_{CQ} , dan V_{CEQ} . Nilai dari I_{CQ} , dan V_{CEQ} merupakan koordinat dari titik kerja Q pada kurva karakteristik *output* CE, seperti pada gambar 2.4.

Titik kerja Q dalam kurva karakteristik selalu terletak pada garis beban. Hal ini karena harga V_{CEQ} diperoleh dari persamaan 2.6 yang disebut juga sebagai persamaan garis beban. Garis beban akan memotong sumbu x (V_{CE}), apabila arus I_C adalah nol. Dalam kondisi ini ($I_C = 0$) transistor dalam keadaan *off* atau tidak aktif, sehingga tegangan V_{CE} adalah maksimum, yaitu :

$$V_{CEmaks} = V_{CC} \quad (2.7)$$


Garis beban akan memotong sumbu y (I_C), apabila tegangan V_{CE} adalah nol. Dalam hal ini transistor dalam keadaan jenuh ($V_{CE} = 0$), sehingga arus I_C adalah maksimum [19], yaitu :

$$V_{CE} = V_{CC} - I_C \cdot R_C$$

$$0 = V_{CC} - I_{Cmaks} \cdot R_C$$


$$I_{Cmaks} = \frac{V_{CC}}{R_C} \quad (2.8)$$

Apabila kedua titik ekstrim (V_{CEmaks} dan I_{Cmaks}) ini dihubungkan maka diperoleh garis beban di mana titik Q berada. Garis beban DC, karena hanya berkaitan dengan parameter DC dari rangkaian.




Gambar 2.4. Kurva Output dengan garis beban DC [19]

Titik kerja dari rangkaian *bias* tetap sangat dipengaruhi oleh nilai β . Oleh karena nilai β sangat peka terhadap perubahan temperatur, maka stabilitas kerja dari rangkaian pasif *bias* tetap kurang baik. Untuk memperbaiki kestabilan terhadap variasi β , maka diberikan resistor pada kaki emitor (R_E), seperti gambar 2.5 di bawah ini.



(a)



Gambar 2.5. Rangkaian *Bias* Tetap dengan stabiliasi emitor [19]

Dengan menggunakan hukum *Kirchhoff* tegangan dari *input (basis-emitor)* dapat diperoleh persamaan [19] sebagai berikut :

Karena :

Maka :

Sehingga diperoleh :

Besarnya arus dapat dicari dengan persamaan 2, yaitu . Persamaan garis beban [19] dapat diturunkan dengan menggunakan hukum *Kirchhoff* tegangan pada bagian *output (kolektor-emitor)* dari gambar 2.5, yaitu :

Karena , maka :

Sehingga diperoleh :

Persamaan ini akan menentukan garis beban DC pada kurva output. Pada saat arus $I_C = 0$ (transistor dalam keadaan tidak aktif), maka tegangan V_{CE} akan maksimum.


$$V_{CEmaks} = V_{CC} \quad (2.11)$$

Pada saat tegangan $V_{CE} = 0$ (transistor dalam keadaan jenuh), maka arus I_C akan maksimum [19], yaitu :

$$I_{Cmaks} = \frac{V_{CC}}{R_C + R_E} \quad (2.12)$$

b) *Bias* dengan umpan balik (*Feedback Bias*)

Untuk meningkatkan kestabilan juga bisa dilakukan dengan memberikan umpan balik dari kolektor menuju basis, seperti terlihat gambar 2.6 berikut. Rangkaian *bias* ini terdiri dari 3 buah resistor, yaitu R_B , R_E , dan R_C .



Gambar 2.6. *Feedback bias*

Pada analisa DC, semua kapasitor dapat diganti dengan rangkaian terbuka. Hal ini karena sifat kapasitor yang tidak dapat melewatkan arus DC. Dengan menggunakan hukum *Kirchhoff* pada tegangan *input* (*base-emiter*), maka diperoleh persamaan [19] :

$$V_{CC} = I'_C \cdot R_C + I_B \cdot R_B + V_{BE} + I_E \cdot R_E \quad (2.13)$$

Arus yang masuk ke kolektor berbeda dengan I'_C , dimana :

$$I'_C = I_B + I_C$$

Akan tetapi karena nilai I_B jauh lebih kecil maka nilainya dapat diabaikan sehingga dapat diperoleh persamaan [19] yang lebih sederhana ($I'_C \cong I_C \cong \beta I_B$ dan $I_C \cong I_E$) :


$$\begin{aligned}
 V_{CC} &= I_C \cdot R_C + I_B \cdot R_B + V_{BE} + I_E \cdot R_E \\
 &= \beta I_B \cdot R_C + I_B \cdot R_B + V_{BE} + \beta I_B \cdot R_E \\
 &= V_{BE} + \beta I_B (R_C + R_E) + I_B \cdot R_B
 \end{aligned}$$

Sehingga :

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + \beta(R_C + R_E)} \quad (2.14)$$

Nilai I_B yang diperoleh inilah merupakan titik kerja transistor yang disebut dengan I_{BQ} .

Dengan menggunakan hukum *Kirchhoff* pada tegangan *output* (*kolektor-emiter*), maka diperoleh persamaan [19] :



Gambar 2.7. Kolektor-emiter

$$V_{CC} = I'_C \cdot R_C + V_{CE} + I_E \cdot R_E$$

Dengan $I'_C \cong I_C$ dan $I_C \cong I_E$, maka

$$\begin{aligned}
 V_{CC} &= I_C \cdot R_C + V_{CE} + I_C \cdot R_E \\
 &= I_C (R_C + R_E) + V_{CE}
 \end{aligned}$$

Sehingga diperoleh :

$$V_{CE} = V_{CC} - I_C (R_C + R_E) \quad (2.15)$$

Nilai arus V_{CE} ini merupakan titik kerja transistor yang sering disebut dengan V_{CEQ} .

Kondisi maksimum (I_{Cmaks} dan V_{CEmaks})

Pada saat I_C mencapai nilai maksimum, V_{CE} bernilai 0, sehingga diperoleh persamaan [19] :

$$V_{CE} = V_{CC} - I_C(R_C + R_E)$$

$$0 = V_{CC} - I_{Cmaks}(R_C + R_E)$$

Maka :


$$I_{Cmaks} = \frac{V_{CC}}{R_C + R_E} \quad (2.16)$$

Pada saat nilai V_{CE} mencapai maksimum, nilai I_C menjadi 0, sehingga diperoleh persamaan [19] :

$$V_{CEmaks} = V_{CC} \quad (2.17)$$

c) *Bias Pembagi Tegangan (self-bias)*


Rangkaian *bias* pembagi tegangan sering disebut juga dengan *bias* sendiri (*self-bias*). Pada umumnya penguat transistor menggunakan rangkaian *bias* jenis ini, karena kestabilannya sangat baik. Rangkaian *bias* pembagi tegangan terdiri dari empat buah resistor, yaitu R_1 , R_2 , R_C , dan R_E . Resistor R_1 akan menjamin bahwa persambungan kolektor – basis mendapatkan *bias* mundur (*reverse bias*), sedangkan R_2 akan menjamin persambungan *basis-emitor* mendapatkan *bias* maju (*forward bias*). Oleh karena itu dengan adanya R_1 dan R_2 akan menjamin bahwa transistor dapat bekerja pada daerah aktif. R_C berfungsi sebagai resistansi beban pada kolektor, dan R_E sebagai stabilisasi DC. Gambar di bawah ini menunjukkan rangkaian penguat dengan *bias* pembagi.



Gambar 2.8. Rangkaian *Bias* Pembagi Tegangan [19]

Pada analisa DC, semua kapasitor dapat diganti dengan rangkaian terbuka. Hal ini karena sifat kapasitor yang tidak dapat melewatkan arus DC. Dengan

demikian untuk keperluan analisis DC, rangkaian dapat disederhanakan menjadi seperti gambar 2.9.



Gambar 2.9. Rangkaian Ekuivalen Bias Pembagi Tegangan

Dengan menggunakan hukum Kirchoff pada tegangan input (base-emiter), maka diperoleh persamaan [19] :

Selain itu dengan menggunakan *voltage divider* maka kita juga bisa memperoleh nilai V_{BE} , yaitu :

Dimana,

Karena ,

Maka akan diperoleh persamaan [19]

Sehingga diperoleh :

$$I_B = \frac{V_{BB} - V_{BE}}{R_B + (\beta + 1)R_E} \quad (2.21)$$

Nilai I_B yang diperoleh inilah merupakan titik kerja transistor yang disebut dengan I_{BQ} . Apabila $I_B = I_C/\beta$ disubstitusikan ke persamaan (2.21), maka nilai I_C dapat diperoleh [19] :

$$I_C = \frac{V_{BB} - V_{BE}}{R_B/\beta + (1 + 1/\beta)R_E} \quad (2.22)$$

Analisa pendekatan dapat dilakukan apabila $I_E \cong I_C$, sehingga

$$I_C = (\beta + 1)I_B = (\beta + 1)\frac{I_C}{\beta}$$

$$1 = \frac{(\beta + 1)}{\beta}$$

Maka,

$$I_C = \frac{V_{BB} - V_{BE}}{R_B/\beta + R_E} \quad (2.23)$$

Nilai I_C inilah yang merupakan titik kerja transistor yang biasa disebut dengan I_{CQ} .

Dengan menggunakan hukum *Kirchhoff* pada tegangan *output* (*kolektor-emiter*), maka diperoleh persamaan [19] :

$$V_{CC} = I_C \cdot R_C + V_{CE} + I_E \cdot R_E \quad (2.24)$$

Karena :

$$I_E = I_C + I_B = I_C + \frac{I_C}{\beta} = \left(1 + \frac{1}{\beta}\right)I_C$$

Maka :

$$V_{CC} = I_C \cdot R_C + V_{CE} + \left(1 + \frac{1}{\beta}\right)I_C \cdot R_E$$

Sehingga diperoleh :

$$V_{CE} = V_{CC} - I_C \cdot R_C - \left(1 + \frac{1}{\beta}\right)I_C \cdot R_E \quad (2.25)$$

Jika menggunakan analisa pendekatan $I_E \cong I_C$ maka diperoleh persamaan [19] :

$$V_{CE} = V_{CC} - I_C(R_C + R_E) \quad (2.26)$$

Nilai arus V_{CE} ini merupakan titik kerja transistor yang sering disebut dengan V_{CEQ} .

Kondisi maksimum (I_{Cmaks} dan V_{CEmaks})

Pada saat I_C mencapai nilai maksimum, V_{CE} bernilai 0, sehingga diperoleh persamaan [19] :

$$V_{CE} = V_{CC} - I_C \cdot R_C - \left(1 + \frac{1}{\beta}\right) I_C \cdot R_E$$

$$0 = V_{CC} - I_C \cdot R_C - \left(1 + \frac{1}{\beta}\right) I_C \cdot R_E$$

$$I_{Cmaks} = \frac{V_{CC}}{R_C + \left(1 + \frac{1}{\beta}\right) R_E} \quad (2.27)$$

Pada saat nilai V_{CE} mencapai maksimum, nilai I_C menjadi 0, sehingga diperoleh persamaan [19] :


$$V_{CE} = V_{CC} - I_C \cdot R_C - \left(1 + \frac{1}{\beta}\right) I_C \cdot R_E$$

$$V_{CEmaks} = V_{CC} \quad (2.28)$$

2.2 Penyesuaian Impedansi (*Matching Impedance*)


Penyesuaian impedansi merupakan suatu hal yang penting dalam suatu gelombang mikro (*microwave*). Suatu saluran transmisi yang diberikan beban sama dengan *impedansi* karakteristik mempunyai *standing wave ratio* (SWR) sama dengan satu, dan mentransmisikan sejumlah gelombang tanpa adanya pantulan. Sehingga transmisinya menjadi optimum.

Matching dalam saluran transmisi mempunyai pengertian yang berbeda dalam teori rangkaian. Dalam teori rangkaian, transfer daya maksimum memerlukan impedansi beban sama dengan *konjugasi* kompleks sumber. *Matching* seperti ini disebut dengan *matching konjugasi*. Sedangkan dalam saluran transmisi, *matching* memiliki pengertian memberikan beban yang sama dengan *impedansi* karakteristik saluran.




Gambar 2.10. *Conjugate Matching* [13]

Conjugate matching pada umumnya digunakan di bagian sumber. *Matching* ini dapat memaksimalkan daya yang dikirim ke beban, namun tidak meminimalkan pantulan (kecuali jika Z_S bernilai real).



Gambar 2.11. *Load Matching* [13]

Pada umumnya *matching* ini digunakan di bagian beban. *Matching* ini mampu meminimalkan pantulan namun tidak memaksimalkan daya yang dikirim, kecuali jika Z_0 bernilai real.



Gambar 2.12. Sistem saluran Transmisi yang “Matched” [13]

Rangkaian penyesuaian impedansi umumnya menggunakan komponen reaktif, yaitu kapasitor dan induktor untuk menghindari rugi – rugi.


Penyesuaian impedansi ini diperlukan karena beberapa alasan, diantaranya :

1. Daya yang dikirim ke beban dapat maksimum tanpa adanya rugi – rugi.
2. Penyesuaian impedansi ini dapat memperbaiki SNR dari suatu sistem
3. Penyesuaian impedansi ini pada distribusi daya mampu mengurangi *error* pada amplitudo dan fasanya.

Matching dengan elemen seri dan parallel


Perancangan rangkaian selain penyesuaian impedansi selain menggunakan pendekatan matematis juga menggunakan pendekatan grafis dengan *Smith Chart*. Pada *Smith Chart* akan diplot titik – titik impedansi atau admitansi. Titik – titik admitansi dan impedansi yang diplot merupakan nilai normalisasinya. Titik admitansi dapat diperoleh dengan mencerminkan titik impedansinya dengan pusat pencerminan adalah titik tengahnya, begitu juga sebaliknya. Penambahan komponen reaktansi seri atau parallel dapat dilakukan dengan aturan sebagai berikut :

1. Penambahan L seri atau C seri akan menggerakkan titik impedansi di sepanjang lingkaran resistansi konstan. L seri akan menambah induktansi sedangkan penambahan C seri akan mengurangi kapasitansi.



Gambar 2.13. Pergerakan impedansi pada lingkaran resistansi [13]


2. Penambahan L atau C paralel akan menggerakkan impedansi di sepanjang lingkaran konduktansi konstan. Penambahan C paralel akan menaikkan kapasitansi sedangkan L paralel dapat mengurangi induktansi.



Gambar 2.14. Pergerakan impedansi pada lingkaran konduktansi [13]

Perubahan dalam impedansi akibat penambahan elemen R, L, atau C pada beban :

- Induktor seri : reaktansi positif, bergerak searah jarum jam dalam resistansi konstan.
- Kapasitor seri : reaktansi bernilai negatif, bergerak berlawanan arah jarum jam dalam resistansi konstan
- Induktor paralel : suseptansi negatif, bergerak berlawanan arah jarum jam dalam lingkaran konduktansi konstan.
- Kapasitor paralel : suseptansi positif, bergerak searah jarum jam dalam lingkaran konduktansi konstan.
- Secara umum, reaktansi / suseptansi positif bergerak searah jarum jam.




Gambar 2.15. Pergerakan impedansi pada smith chart [13]

2.2.1 Penyesuaian Impedansi dengan *L Network*

Penyesuaian impedansi dengan elemen *lumped* dapat didisain dengan menggunakan *smith chart*. Rangkaian ini terdiri dari dua elemen reaktif dalam konfigurasi L (satu paralel dan satu seri dengan beban. Dalam penyesuaian ini, terdapat beberapa pilihan yang bisa digunakan, pemilihan dilakukan dengan pertimbangan :

- Memiliki nilai komponen yang mudah direalisasikan
- Efek terhadap pem-bias-an. Induktor adalah DC *short*, kapasitor adalah DC *block*, yang mempengaruhi *bias* DC pada piranti aktif.
- Pengaruh terhadap stabilitas piranti aktif.

Berikut ini merupakan elemen *lumped* yang dapat digunakan untuk *microwave* :




Gambar 21

Gambar 2.16. Lumped elemen [20]

Penyesuaian impedansi dapat didesain dengan dua cara, yaitu cara persamaan matematis dan menggunakan *smith chart*.

Penggunaan persamaan matematis



Gambar 2.17. (a) Z_L berada di dalam lingkaran $1 + jx$ dan $R_L > Z_o$, (b) Z_L berada di luar lingkaran $1 + jx$, dan $R_L < Z_o$ [17]

Kondisi $R_L > Z_o$ atau nilai Z_L berada di dalam lingkaran $1 + jx$

Akibat kondisi ini penyesuaian impedansinya menggunakan gambar 2.17(a). Berdasarkan rangkaian diatas nilai $Z_L = R_L + jX_L$. Agar *matching*, maka nilai $Z_o = Z_L$, sehingga dari gambar 2.17(a) dapat diperoleh persamaan [17]:

$$B = \frac{X_L \pm \sqrt{R_L/Z_o} \sqrt{R_L^2 + X_L^2 - Z_o R_L}}{R_L^2 + X_L^2} \quad (2.29)$$

Nilai $R_L^2 + X_L^2 - Z_o R_L > 0$ sehingga nilai $R_L > Z_o$ maka dengan ini diperoleh persamaan reaktansinya [17] adalah sebagai berikut :

$$X = \frac{1}{B} + \frac{X_L Z_o}{R_L} - \frac{Z_o}{B R_L} \quad (2.30)$$

Kondisi $R_L < Z_o$ atau nilai Z_L berada di luar lingkaran $1 + jx$

Akibat kondisi ini penyesuaian impedansinya menggunakan gambar 2.17(b). Berdasarkan rangkaian diatas nilai $Z_L = R_L + jX_L$. Agar *matching*, maka nilai $Z_o = Z_L$, sehingga dari gambar 2.17(b) dapat diperoleh persamaan [17] :

$$X = \pm \sqrt{R_L(Z_o - R_L)} - R_L \quad (2.31)$$

$$B = \pm \frac{\sqrt{(Z_o - R_L)/R_L}}{Z_o} \quad (2.32)$$

Secara perhitungan maupun *smith chart* akan diperoleh dua nilai X dan B, yaitu pada saat nilainya positif dan negatif. Sehingga dalam penyesuaian impedansi ini memiliki dua solusi. Setelah mendapatkan nilai X dan B serta mengetahui pergeseran pada *smith chart*, maka kita dapat menghitung nilai kapasitor dan induktor.

Pada saat nilai X dan B positif, maka [17] :

$$C = \frac{b}{2\pi f Z_o} = \frac{B}{2\pi f} \quad (2.33a)$$

$$L = \frac{xZ_o}{2\pi f} = \frac{X}{2\pi f} \quad (2.33b)$$


Pada saat nilai X dan B nya negative, maka [17] :

$$C = \frac{-1}{2\pi f xZ_o} = \frac{-1}{2\pi f X} \quad (2.34a)$$

$$L = \frac{-Z_o}{2\pi f b} = \frac{-1}{2\pi f B} \quad (2.34b)$$

2.2.2 Penggunaan *Smith Chart*

Secara umum, penggunaan *smith chart* dalam penyesuaian impedansi bisa dikelompokkan dalam dua kondisi :




Gambar 2.18. Penyesuaian impedansi pada sumber dan beban [13]

Nilai X dan B belum bisa memberitahukan komponen apakah yang digunakan untuk penyesuaian impedansi ini. Namun yang menentukan adalah

pergerakan pada *smith chart* seperti yang telah diuraikan di atas. Oleh karena itu penggunaan *smith chart* sangatlah penting.

Berikut tahapan dalam penyesuaian impedansi dengan menggunakan smith chart :

1. Normalisasi Z_L
2. Cari posisi Z_L pada smith chart (**titik A**)
3. Gambar lingkaran konduktansi (warna biru)
4. Gambar lingkaran impedansi beban Z_L (warna kuning)
5. Cari titik yang merupakan perpotongan lingkaran konduktansi dengan beban, yaitu **titik B**.




Gambar 2.19. Matching dengan Metode smith chart

6. Tentukan perubahan nilai dari Z_L ke Z_B . Perubahan nilai inilah merupakan nilai dari reaktansi induktif X_L yang dipasangkan secara seri.
7. Karena titik B berada pada lingkaran admitansi maka Z_B harus dirubah kedalam bentuk Y_B .

$$Y_B = 1 - jb$$
8. Dari titik B digerakan menuju ke titik C dengan cara menambah admitansi sebesar $+jb$. Tambahan admitansi ini menunjukkan reaktansi kapasitif X_C yang diberikan ke dalam rangkaian *matching* secara parallel. Untuk mengetahui nilai reaktansinya, maka terlebih dahulu nilai admitansi $+jb$ dirubah kedalam bentuk impedansi.
9. Solusi lain adalah dari titik $A \rightarrow D \rightarrow C$. Prosesnya sama yang berbeda hanya arah pergeserannya saja. Pergeseran ini berpengaruh terhadap komponen apa yang akan diberikan.

2.2.3 Stub Matching

Penyesuaian impedansi juga dapat dilakukan dengan menyisipkan suatu admitansi imajiner paralel dalam saluran transmisi. Admitansi ini dapat diperoleh dari potongan suatu saluran transmisi. Teknik *matching* ini disebut dengan *stub matching*. Ujung dari *stub* bisa terbuka atau tertutup, tergantung dari admitansi imajiner yang diinginkan. Dua atau tiga *stub* juga bisa disisipkan pada lokasi tertentu untuk mendapatkan hasil yang lebih baik.



Gambar 2.20. *Stub matching* [13]

Single Stub Matching


a) *Stub Matching Seri*

Pada *stub matching seri* ini, komponen disisipkan pada jarak d dari beban namun secara seri (gambar 2.20). Karena melibatkan rangkaian seri maka analisisnya lebih mudah menggunakan *admitansi*. Sehingga persamaan [17] pada beban setelah dirubah ke dalam bentuk *admitansi* adalah :

$$Y_L = \frac{1}{Z_L} = G_L + jB_L \quad (2.35)$$

Nilai *admitansi* Y dari mulai beban sampai *stub* atau di sepanjang d adalah [17]

$$Y = Y_o \frac{(G_L + jB_L) + jY_o t}{Y_o + j(G_L + jB_L)t} \quad (2.36)$$



Gambar 2.21. *Stub matching seri* [17]

Dimana $t = \tan\beta d$ dan $Y_o = 1/Z_o$. Nilai impedansi berada pada titik berikut ini

$$Z = R + jX = \frac{1}{Y}$$

$$Y = G + jB$$

Dimana nilai

$$R = \frac{G_L(1 + t^2)}{G_L^2 + (B_L + Y_o t)^2} \quad (2.37)$$

$$X = \frac{G_L^2 t - (Y_o - tB_L)(B_L + tY_o)}{Y_o[G_L^2 + (B_L + Y_o t)^2]} \quad (2.38)$$

Jarak d ditentukan untuk membuat agar nilai $R = Z_o = 1/Y_o$, sehingga persamaan 2.37 menjadi

$$Y_o(G_L - Y_o)t^2 - 2B_L Y_o t + (G_L Y_o - G_L^2 - B_L^2) = 0$$

Dari persamaan diatas dapat diperoleh persamaan t [17] :

$$t = \begin{cases} \frac{B_L \pm \sqrt{G_L[(Y_o - G_L)^2 + B_L^2]}/Y_o}{G_L - Y_o} & ; \text{ untuk kondisi } G_L \neq Y_o \\ \frac{-B_L}{2Y_o} & ; \text{ untuk kondisi } G_L = Y_o \end{cases} \quad (2.39)$$

Setelah mendapatkan nilai t , maka kita dapat mencari nilai d dengan persamaan berikut [17] :

$$d = \begin{cases} \frac{\lambda}{2\pi} \tan^{-1} t & ; \text{ untuk kondisi } t \geq 0 \\ \frac{\lambda}{2\pi} (\pi + \tan^{-1} t) & ; \text{ untuk kondisi } t < 0 \end{cases} \quad (2.40)$$

Sedangkan panjang stub (1) ditentukan untuk mendapatkan nilai reaktansi X . Reaktansi ini bernilai negative terhadap reaktansi dari stub ($X = -X_S$). Maka panjang stub dapat ditentukan dengan persamaan [17] :

Pada saat *short - circuit stub*

$$l_s = \begin{cases} \frac{\lambda}{2\pi} \tan^{-1} \left(\frac{X_s}{Z_o} \right) = \frac{-\lambda}{2\pi} \tan^{-1} \left(\frac{X}{Z_o} \right) & ; \text{ untuk kondisi } X \leq 0 \\ \frac{-\lambda}{2\pi} \left[\pi + \tan^{-1} \left(\frac{X}{Z_o} \right) \right] & ; \text{ untuk kondisi } X > 0 \end{cases} \quad (2.41)$$

Pada saat *open-circuit stub*

$$l_s = \begin{cases} \frac{\lambda}{2\pi} \tan^{-1} \left(\frac{Z_o}{X} \right) & ; \text{ untuk kondisi } X \geq 0 \\ \frac{\lambda}{2\pi} \left[\pi + \tan^{-1} \left(\frac{Z_o}{X} \right) \right] & ; \text{ untuk kondisi } X < 0 \end{cases} \quad (2.42)$$


b) *Stub Matching Parallel*

Karena melibatkan rangkaian parallel maka perhitungannya lebih mudah kalau dilakukan dalam admitansi. Pada *stub matching parallel* ini, komponen disisipkan pada jarak d dari beban. Persamaan impedansi beban [17] adalah :

$$Z_L = \frac{1}{Y_L} = R_L + jX_L \quad (2.43)$$

Nilai impedansi Z dari mulai beban sampai stub atau di sepanjang d adalah

$$Z = Z_o \frac{(R_L + jX_L) + jZ_o t}{Z_o + j(R_L + jX_L)t} \quad (2.44)$$



Gambar 2.22. *Stub matching parallel* [17]

Dimana $t = \tan\beta d$ dan $Y_o = 1/Z_o$. Nilai impedansi [17] berada pada titik berikut ini

$$Y = G + jB = \frac{1}{Z}$$

$$Z = R + jX$$

Dimana nilai

$$G = \frac{R_L(1 + t^2)}{R_L^2 + (X_L + Z_o t)^2} \quad (2.45)$$

$$B = \frac{R_L^2 t - (Z_o - tX_L)(X_L + tZ_o)}{Z_o[R_L^2 + (X_L + Z_o t)^2]} \quad (2.46)$$

Jarak d ditentukan untuk membuat agar nilai $G = Y_o = 1/Z_o$, sehingga persamaan 2.51 menjadi

$$Z_o(R_L - Z_o)t^2 - 2X_L Z_o t + (R_L Z_o - R_L^2 - X_L^2) = 0$$

Dari persamaan diatas dapat diperoleh persamaan t [17] :

$$t = \begin{cases} \frac{X_L \pm \sqrt{R_L [(Z_o - R_L)^2 + X_L^2]/Z_o}}{R_L - Z_o} & ; \text{ untuk kondisi } R_L \neq Z_o \\ \frac{-X_L}{2Z_o} & ; \text{ untuk kondisi } R_L = Z_o \end{cases} \quad (2.47)$$

Setelah mendapatkan nilai t , maka kita dapat mencari nilai d dengan persamaan [17] berikut :

$$d = \begin{cases} \frac{\lambda}{2\pi} \tan^{-1} t & ; \text{ untuk kondisi } t \geq 0 \\ \frac{\lambda}{2\pi} (\pi + \tan^{-1} t) & ; \text{ untuk kondisi } t < 0 \end{cases} \quad (2.48)$$

Sedangkan panjang stub (l) ditentukan untuk mendapatkan nilai reaktansi X . Reaktansi ini bernilai negative terhadap reaktansi dari stub ($B = -B_s$). Maka panjang stub dapat ditentukan dengan persamaan [17] :

Pada saat short – circuit stub


$$l_s = \begin{cases} \frac{-\lambda}{2\pi} \tan^{-1} \left(\frac{Y_o}{B_s} \right) = \frac{\lambda}{2\pi} \tan^{-1} \left(\frac{Y_o}{B} \right) & ; \text{ untuk kondisi } B \geq 0 \\ \frac{\lambda}{2\pi} \left[\pi + \tan^{-1} \left(\frac{Y_o}{B} \right) \right] & ; \text{ untuk kondisi } B < 0 \end{cases} \quad (2.49)$$

Pada saat open-circuit stub

$$l_s = \begin{cases} \frac{\lambda}{2\pi} \tan^{-1} \left(\frac{B_s}{Y_o} \right) = \frac{-\lambda}{2\pi} \tan^{-1} \left(\frac{B}{Y_o} \right) & ; \text{ untuk kondisi } B \leq 0 \\ \frac{-\lambda}{2\pi} \left[\pi + \tan^{-1} \left(\frac{B}{Y_o} \right) \right] & ; \text{ untuk kondisi } B > 0 \end{cases} \quad (2.50)$$

Nilai d dan l pada single stub baik yang seri maupun yang parallel juga dapat ditentukan dengan menggunakan smith chart. Berikut langkah – langkah dengan menggunakan smith chart.

1. Normalisasi Z_L
2. Cari posisi Z_L pada smith chart
3. Gambar lingkaran Γ (warna biru)
4. Gambar lingkaran impedansi beban Z_L (warna merah)
5. Cari titik yang merupakan perpotongan lingkaran Γ dengan Z_L , yaitu Z_1 dan Z_2 .



Gambar 2.23. Matching dengan Metode smith chart


6. Cari nilai **WTG** (Wavelength toward Generator) dari Z_L , Z_1 dan Z_2 .
7. Maka nilai d_{STUB} (ada 2 solusi):

Solusi 1 : $d_{\text{STUB}} = \text{jarak antara } Z_L \text{ dengan } Z_1 = 0,328\lambda - 0,208\lambda = \mathbf{0,12\lambda}$

Solusi 2 : $d_{\text{STUB}} = \text{jarak antara } Z_L \text{ dengan } Z_2 = (0,5\lambda - 0,208\lambda) + 0,172\lambda = \mathbf{0,463\lambda}$

Baik solusi 1 dan 2 nilai d_{STUB} nya merupakan pergerakan Z_L ketitik perpotongan lingkaran Γ searah jarum jam.


8. Setelah mendapatkan d, sekarang kita mencari panjang stub (l)
9. $L_{STUB1} = 0,147\lambda$
 $L_{STUB2} = 0,353\lambda$



Gambar 2.24. Hasil matching dengan Metode smith chart

2.3 Kestabilan

Single stage microwave transistor dapat dimodelkan seperti rangkaian pada gambar 2.25 di mana *matching network* digunakan pada dua sisi transistor untuk mentransformasikan impedansi *input* dan *output* Z_0 menjadi impedansi sumber Z_S dan beban Z_L .



Gambar 2.25. *Matching network* [17]

Pada rangkaian di atas kemungkinan terjadinya osilasi cukup besar jika impedansi *input* atau *output* memiliki bagian real negatif. Hal ini akan mengakibatkan $|\Gamma_{in}| > 1$ atau $|\Gamma_{out}| > 1$. Karena Γ_{in} dan Γ_{out} tergantung pada rangkaian *matching* sumber dan beban, maka kestabilan *amplifier* juga akan tergantung kepada Γ_S dan Γ_L . Oleh karena itu ada dua jenis kestabilan [17]:

1. *Unconditional stability* (kestabilan tidak tergantung kondisi)

Suatu rangkaian dikatakan *unconditional stabil* jika $|\Gamma_{in}| < 1$ dan $|\Gamma_{out}| < 1$ baik untuk semua pasif *source* maupun impedansi beban.

2. *Conditional stability* (kestabilan tergantung kondisi)

Suatu rangkaian akan *conditional stabil* jika $|\Gamma_{in}| < 1$ dan $|\Gamma_{out}| < 1$ hanya untuk rentang pasif *source* dan impedansi beban tertentu. Sehingga kasus ini memiliki potensi tidak stabil.

$$|\Gamma_{in}| = \left| S_{11} + \frac{S_{12}S_{21}\Gamma_L}{1 - S_{22}\Gamma_L} \right| < 1 \quad (2.51)$$

$$|\Gamma_{out}| = \left| S_{22} + \frac{S_{12}S_{21}\Gamma_S}{1 - S_{11}\Gamma_S} \right| < 1 \quad (2.52)$$

Jika suatu *device* bersifat unilateral ($S_{12} = 0$), maka kondisi ini menyebabkan nilai $S_{11} < 1$ dan $S_{22} < 1$ untuk memenuhi *unconditional stabil*. Kita dapat menurunkan persamaan untuk lingkaran **output kestabilan** sebagai berikut.

$$|\Gamma_{in}| = \left| S_{11} + \frac{S_{12}S_{21}\Gamma_L}{1 - S_{22}\Gamma_L} \right| = 1 \quad (2.53)$$

$$|S_{11}(1 - S_{22}\Gamma_L) + S_{12}S_{21}\Gamma_L| = |1 - S_{22}\Gamma_L| \quad (2.54)$$

Sekarang menentukan determinan dari matrik *scattering* (Δ) :

$$\Delta = S_{11}S_{22} - S_{12}S_{21} \quad (2.55)$$

Maka persamaan (2.68) dapat menjadi [17] :

$$\begin{aligned} |S_{11} - \Delta\Gamma_L| &= |1 - S_{22}\Gamma_L| \\ |S_{11} - \Delta\Gamma_L|^2 &= |1 - S_{22}\Gamma_L|^2 \\ |S_{11}|^2 + |\Delta|^2|\Gamma_L|^2 - (\Delta\Gamma_L S_{11}^* + \Delta^* \Gamma_L^* S_{11}) &= 1 + |S_{22}|^2|\Gamma_L|^2 - (S_{22}^* \Gamma_L^* + S_{22}\Gamma_L) \\ (|S_{22}|^2 - |\Delta|^2)\Gamma_L\Gamma_L^* - (S_{22} - \Delta S_{11}^*)\Gamma_L - (S_{22}^* - \Delta^* S_{11})\Gamma_L^* &= |S_{11}|^2 - 1 \\ \Gamma_L\Gamma_L^* - \frac{(S_{22} - \Delta S_{11}^*)\Gamma_L + (S_{22}^* - \Delta^* S_{11})\Gamma_L^*}{|S_{22}|^2 - |\Delta|^2} &= \frac{|S_{11}|^2 - 1}{|S_{22}|^2 - |\Delta|^2} \end{aligned}$$

Tambahkan $\frac{(S_{22} - \Delta S_{11}^*)^2}{(|S_{22}|^2 - |\Delta|^2)^2}$ dikedua sisi, sehingga persamaannya menjadi [16] :

$$\begin{aligned} \Gamma_L\Gamma_L^* - \frac{(S_{22} - \Delta S_{11}^*)\Gamma_L + (S_{22}^* - \Delta^* S_{11})\Gamma_L^*}{|S_{22}|^2 - |\Delta|^2} + \frac{(S_{22} - \Delta S_{11}^*)^2}{(|S_{22}|^2 - |\Delta|^2)^2} &= \frac{|S_{11}|^2 - 1}{|S_{22}|^2 - |\Delta|^2} + \frac{(S_{22} - \Delta S_{11}^*)^2}{(|S_{22}|^2 - |\Delta|^2)^2} \\ \left| \Gamma_L - \frac{(S_{22} - \Delta S_{11}^*)}{|S_{22}|^2 - |\Delta|^2} \right|^2 &= \frac{|S_{11}|^2 - 1}{|S_{22}|^2 - |\Delta|^2} + \frac{|S_{22} - \Delta S_{11}^*|^2}{(|S_{22}|^2 - |\Delta|^2)^2} \end{aligned}$$

Atau

$$\underbrace{\left| \Gamma_L + \frac{(S_{22} - \Delta S_{11}^*)}{|S_{22}|^2 - |\Delta|^2} \right|}_{C_L} = \underbrace{\left| \frac{S_{12}S_{21}}{|S_{22}|^2 - |\Delta|^2} \right|}_{R_L} \quad (2.56)$$

Sehingga :


$$C_L = \frac{(S_{22} - \Delta S_{11}^*)}{|S_{22}|^2 - |\Delta|^2} \quad (2.57a)$$

$$R_L = \frac{S_{12}S_{21}}{|S_{22}|^2 - |\Delta|^2} \quad (2.57b)$$

Untuk lingkaran kestabilan *input* (*source*) persamaannya juga menyerupai lingkaran kestabilan *output*, hanya menukar S_{11} dan S_{22} .

$$C_S = \frac{(S_{11} - \Delta S_{22}^*)^*}{|S_{11}|^2 - |\Delta|^2} \quad (2.58a)$$

$$R_S = \frac{S_{12}S_{21}}{|S_{11}|^2 - |\Delta|^2} \quad (2.58b)$$



Gambar 2.26. Lingkaran kestabilan untuk kondisi stabil [17]. (a) $S_{11} < 1$, (b) $S_{11} > 1$

Alternative untuk menentukan kestabilan adalah apabila memenuhi persamaan dibawah ini :

Rollet's condition factor [17] :

$$K = \frac{1 - |S_{11}|^2 - |S_{22}|^2 + |\Delta|^2}{2|S_{12}S_{21}|} > 1 \quad (2.59a)$$

Delta / determinan S-parameter :

$$|\Delta| < 1 \quad (2.59b)$$

$$\mu_{source} = \frac{1 - |S_{11}|^2}{|S_{22} - S_{11}^*\Delta| + |S_{21}S_{12}|} > 1 \quad (2.59c)$$

$$\mu_{load} = \frac{1 - |S_{22}|^2}{|S_{11} - S_{22}^*\Delta| + |S_{21}S_{12}|} > 1 \quad (2.59d)$$

2.4 Faktor Daya dan Penguat (Gain)

Dari *two-port network* [S] yang dihubungkan ke impedansi sumber (Z_S) dan beban (Z_L), seperti yang terlihat pada gambar 2.27 ada tiga tipe penguat (*power gain*) dan dua koefisien refleksi (Γ_S dan Γ_L).

- *Power Gain* ($G = P_L/P_{in}$) [17] merupakan perbandingan antara daya yang hilang pada beban Z_L dengan daya yang diberikan ke bagian *input* pada *two-port network*. Tipe gain ini tidak tergantung pada Z_S sekalipun beberapa komponen aktif tergantung kepada Z_S .


$$G = \frac{P_L}{P_{in}} = \frac{|S_{21}|^2(1 - |\Gamma_L|^2)}{|1 - S_{22}\Gamma_L|^2|1 - \Gamma_S\Gamma_{in}|^2} \quad (2.60)$$

- *Available Gain* ($G_A = P_{avn}/P_{avs}$) [17] merupakan perbandingan antara daya yang terdapat pada *two-port network* dengan daya yang terdapat pada sumber.

$$G_A = \frac{P_{avn}}{P_{avs}} = \frac{|S_{21}|^2(1 - |\Gamma_S|^2)}{|1 - S_{11}\Gamma_S|^2(1 - |\Gamma_{out}|^2)} \quad (2.61)$$

- *Transducer Power Gain* ($G_T = P_L/P_{avs}$) [17] merupakan perbandingan antara daya output P_L yang dikirim ke beban Z_L terhadap daya input P_{avs} yang disediakan oleh sumber kepada rangkaian. *Gain* ini tergantung kepada Z_S dan Z_L .

$$G_T = \frac{P_L}{P_{avs}} = \frac{|S_{21}|^2(1 - |\Gamma_S|^2)(1 - |\Gamma_L|^2)}{|1 - \Gamma_S\Gamma_{in}|^2|1 - S_{22}\Gamma_L|^2} \quad (2.62)$$



Gambar 2.27. Rangkaian two-port [17]

Sesuai gambar diatas , koefisien refleksi pada beban adalah

$$\Gamma_L = \frac{Z_L - Z_o}{Z_L + Z_o} \quad (2.63)$$

Sementara koefisien refleksi pada sumber adalah

$$\Gamma_S = \frac{Z_S - Z_o}{Z_S + Z_o} \quad (2.64)$$

Untuk transducer gain terdapat tiga kondisi :


- (a) *Matched transducer power gain* terjadi apabila koefisien refleksi sumber dan beban bernilai nol ($\Gamma_S = \Gamma_L = 0$) untuk kasus –kasus tertentu, maka *gain* pada *transducer* dapat menjadi [17] :

$$G_T = |S_{21}|^2 \quad (2.65)$$

- (b) Pada saat kondisi *unilateral* yaitu saat S_{12} bernilai nol atau sangat kecil yang menyebabkan $\Gamma_{in} = S_{11}$ dan $\Gamma_{out} = S_{22}$. Maka pada kondisi ini persamaan *gain transducer*-nya adalah [17] :

$$G_{TU} = \frac{|S_{21}|^2(1 - |\Gamma_S|^2)(1 - |\Gamma_L|^2)}{|1 - S_{11}\Gamma_S|^2|1 - S_{22}\Gamma_L|^2} \quad (2.66)$$

Pada *amplifier single stage* seperti yang dimodelkan pada gambar 2.28, yang mana terdapat rangkaian *matching* di kedua sisi penguat (transistor). Rangkaian *matching* ini digunakan untuk mengubah *input* dan *output* impedansi menjadi impedansi sumber dan beban (Z_S dan Z_L).



Gambar 2.28. Gain pada rangkaian *matching*

Pada gambar di atas terlihat bahwa *single stage amplifier* memiliki tiga *gain*, yaitu *gain* pada rangkaian *input (source) matching* (G_S), *gain* transistor

itu sendiri (G_O), dan *gain* pada rangkaian *output (Load) matching* (G_L). Sesuai dengan persamaan (2.90), maka persamaan *gain transducer*-nya adalah [17] :

$$G_{TU} = \frac{1 - |\Gamma_S|^2}{|1 - S_{11}\Gamma_S|^2} |S_{21}|^2 \frac{1 - |\Gamma_L|^2}{|1 - S_{22}\Gamma_L|^2}$$

↓ G_S
↓ G_O
↓ G_L

$$G_{SU} = \frac{1 - |\Gamma_S|^2}{|1 - S_{11}\Gamma_S|^2}$$


$$G_{OU} = |S_{21}|^2$$

$$G_{LU} = \frac{1 - |\Gamma_L|^2}{|1 - S_{22}\Gamma_L|^2}$$

$$G_{TU} = G_{SU} * G_{OU} * G_{LU} \text{ (dalam numerik)} \quad (2.67a)$$

$$G_{TU} = G_{SU} + G_{OU} + G_{LU} \text{ (dalam dB)} \quad (2.67b)$$

(c) Maksimum *unilateral transducer power gain* dapat terjadi dengan membuat sedemikian rupa sehingga $\Gamma_S = S_{11}^*$; $Z_S = Z_O$; $\Gamma_L = S_{22}^*$ dan $Z_L = Z_O$ seperti yang ditunjukkan gambar dibawah ini.



Gambar 2.29. S_{11} dan S_{22} konjugasi

Berdasarkan kondisi tersebut, maka persamaan 2.91 menjadi seperti dibawah ini [17] :

$$G_{TUmax} = \frac{|S_{21}|^2}{(1 - |S_{11}|^2)(1 - |S_{22}|^2)} \quad (2.68a)$$

$$G_{SUmax} = \frac{1}{1 - |S_{11}|^2} \quad (2.68b)$$

$$G_{OUmax} = |S_{21}|^2 \quad (2.68c)$$

$$G_{LUmax} = \frac{1}{1 - |S_{22}|^2} \quad (2.68d)$$

$$G_{TUmax} = G_{SUmax} + G_{OUmax} + G_{LUmax} \text{ (dalam dB)} \quad (2.68e)$$

Untuk menentukan apakah sistem unilateral atau tidak maka terlebih dahulu hitung *unilateral figure of merit* (U) [17]. Apabila error pada system cukup kecil (10 dB atau kurang dari itu) maka system dapat dikatakan unilateral.

$$U = \frac{|S_{12}| * |S_{21}| * |S_{11}| * |S_{22}|}{(1 - |S_{11}|^2)(1 - |S_{22}|^2)} \quad (2.69a)$$

$$\frac{1}{(1 + U)^2} < \frac{G_T}{G_{TU}} < \frac{1}{(1 - U)^2} \quad (2.69b)$$

2.4.1 Merancang amplifier dengan maksimum gain

Maksimum daya yang di transfer dari *input matching* ke transistor terjadi saat

$$\Gamma_{in} = \Gamma_S^*$$

$$\Gamma_{in} = \Gamma_S^* = S_{11} + \frac{S_{12}S_{21}\Gamma_L}{1 - S_{22}\Gamma_L}$$

Maka persamaan Γ_S akan menjadi

$$\Gamma_S = S_{11}^* + \frac{S_{12}^*S_{21}^*\Gamma_L^*}{1 - S_{22}^*\Gamma_L^*} \quad (2.70)$$

Begitupula pada daya yang ditransfer dari transistor ke *output matching* akan maksimum pada saat

$$\Gamma_{out} = \Gamma_L^*$$

$$\Gamma_{out} = \Gamma_L^* = S_{22} + \frac{S_{12}S_{21}\Gamma_S}{1 - S_{11}\Gamma_S}$$

$$\Gamma_L^* = \frac{S_{22} - \Delta\Gamma_S}{1 - S_{11}\Gamma_S} \quad (2.71)$$

Berdasarkan persamaan (2.89), maksimum gain terjadi pada saat [17] :

$$G_{Tmaks} = \frac{1}{1 - |\Gamma_S|^2} |S_{21}|^2 \frac{1 - |\Gamma_L|^2}{|1 - S_{22}\Gamma_L|^2} \quad (2.72)$$

Apabila persamaan (2.71) disubstitusikan ke persamaan (2.70), maka akan dihasilkan persamaan berikut [17] :

$$(S_{11} - \Delta S_{22}^*)\Gamma_S^2 + (|\Delta|^2 - |S_{11}|^2 + |S_{22}|^2 - 1)\Gamma_S + (S_{11}^* - \Delta S_{22}) = 0$$

Dari persamaan diatas akar diperoleh akar – akar persamaan kuadrat [17] :

$$\Gamma_S = \frac{B_1 \pm \sqrt{B_1^2 - 4|C_1|^2}}{2C_1} \quad (2.73)$$

Pada beban akar-akar persamaan kuadratnya adalah [17] :

$$\Gamma_L = \frac{B_2 \pm \sqrt{B_2^2 - 4|C_2|^2}}{2C_2} \quad (2.74)$$

Dimana

$$B_1 = 1 + |S_{11}|^2 - |S_{22}|^2 - |\Delta|^2 \quad (2.75a)$$

$$B_2 = 1 + |S_{22}|^2 - |S_{11}|^2 - |\Delta|^2 \quad (2.75b)$$

$$C_1 = S_{11} - \Delta S_{22}^* \quad (2.75c)$$

$$C_2 = S_{22} - \Delta S_{11}^* \quad (2.75d)$$

Maka faktor *gain* efektifnya adalah [17] :

$$G_S = \frac{1}{1 - |\Gamma_S|^2}$$

$$G_O = |S_{21}|^2$$

$$G_L = \frac{1 - |\Gamma_L|^2}{|1 - S_{22}\Gamma_L|^2}$$

$$G_{Tmaks} = G_S * G_O * G_L \text{ (dalam numerik)} \quad (2.76a)$$

$$G_{Tmaks} = G_S + G_O + G_L \text{ (dalam dB)} \quad (2.76b)$$

2.4.2 Maksimum stabil gain

Jika transistor dalam kondisi *unconditional stabil* ($K > 1$), maka maksimum *gain transducer* secara matematis dapat ditulis dengan persamaan [17] :

$$G_{Tmaks} = \frac{|S_{21}|}{|S_{12}|} (K - \sqrt{K^2 - 1}) \quad (2.77)$$

Apabila transistor tidak dalam *uncondisional stabil* maka ($K < 1$), maka transistor tidak akan memberikan *gain* maksimum karena nilainya akan menjadi bilangan kompleks (real dan imajiner).

2.4.3 Sensitivitas Daya ($P_{\text{sensitivity}}$)

Sensitivitas daya merupakan daya minimum yang dapat diterima oleh suatu receiver. Parameter ini sangat penting bagi keberhasilan suatu perancangan LNA karena sensitivitas ini akan menentukan *gain* minimum yang harus dicapai oleh suatu penguat pada receiver. Secara matematis sensitivitas daya dapat dinyatakan melalui persamaan berikut [15] :

$$P_{\text{sens}}(\text{dBm}) = P_{\text{noise}}(\text{dBm}) + NF(\text{dB}) + SNR(\text{dB}) \quad (2.78)$$

Dimana, $NF(\text{dB})$ merupakan *noise figure* dan SNR merupakan *signal to noise ratio* pada *output receiver*. Nilai SNR tergantung pada jenis modulasi. Berikut nilai SNR dari beberapa jenis modulasi IEEE 802.16e.

Tabel 2.2 Nilai SNR berdasarkan jenis modulasinya [23]

Modulasi	Coding Rate	SNR penerima (dB)
BPSK	1/2	3,0
QPSK	1/2	6,0
	3/4	8,5
16-QAM	1/2	11,5
	3/4	15,0
64-QAM	2/3	19,0
	3/4	21,0

$P_{\text{noise}}(\text{dBm})$ merupakan *noise power* pada bagian *input matching* yang secara matematis dapat dinyatakan dengan [15]

$$P_{\text{noise}}(\text{dBm}) = 10\log_{10} KTB = 10\log_{10} KT + 10\log_{10} B \quad (2.79)$$

Dimana,

K = Konstanta Boltzman ($1,38 \times 10^{-23} \text{ J}^\circ\text{K}$)

T = temperature absolute (Kelvin)

B = channel Bandwidth (Herz)

2.5 Noise Figure (NF)

Noise merupakan masalah bagi setiap system. Bahkan dalam kondisi tanpa adanya sinyal input, *noise* masih tetap akan muncul pada bagian output. Dalam suatu penguat, *noise* pada output merupakan *noise* input yang ditambahkan dengan *noise* yang dibangkitkan oleh penguat itu sendiri. Sinyal yang besar tidak menjamin dapat memberikan sinyal yang baik, jika diikuti dengan *noise* yang besar. *Signal to noise ratio* (S/N atau SNR) menyatakan seberapa besar sinyal dibandingkan dengan *noise* yang timbul.

Ada dua sumber *noise* yang utama :

a. Thermal Noise

Thermal noise atau *johnson noise* merupakan fluktuasi acak dari pergerakan elektron yang dibangkitkan oleh panas dalam suatu penghantar (konduktor). Jika suatu *resistor noise* sama dengan resistor beban, maka rata-rata kuadrat tegangan *thermal* (panas) pada suhu T dengan *bandwidth* B adalah :

$$\overline{V_n^2} = 4KTB R_n \quad (2.80)$$

Dimana :

K = $1,38 \times 10^{-23}$ J/°K

T = temperature absolute (Kelvin)

B = Bandwidth (Hertz)

R_n = resistansi noise (Ohm)

Rata – rata kuadrat arus adalah :

$$\overline{I_n^2} = 4KTB G \quad (2.81)$$

Dengan G adalah *konduktansi noise*. Daya *noise* maksimum yang tersedia dari resistor R_n adalah :

$$P_{nmax} = \frac{V_n^2}{4R_n} = KTB \quad (2.82)$$

Daya *noise* adalah sama untuk *bandwidth* yang sama, tanpa memperhatikan frekuensi tengahnya. *Noise* dengan distribusi seperti ini, yang memberikan *noise* yang sama per-unit *bandwidth*, disebut dengan **white noise**.

b. Shot Noise

Shot noise atau *schottky noise* merupakan fluktuasi jumlah carrier dalam satu arus, dan muncul pada semua piranti aktif. Rata – rata kuadrat arus *shot noise* adalah :

$$\bar{i}_n^2 = 2gI_{dc}B \quad (2.83)$$

Dimana :

$g = 1,6 \times 10^{-19}$ C (muatan elektron)

I_{dc} = arus DC

B = Bandwidth (Hertz)

Suatu pertimbangan penting dalam merancang suatu penguat adalah *noise figure*. *Noise figure* didefinisikan sebagai perbandingan SNR pada input terhadap SNR output :

$$F = \frac{S_i/N_i}{S_o/N_o} = \frac{S_iN_o}{S_oN_i} \quad (2.84)$$

Noise figure pada penguat empat terminal adalah :

$$F = F_{min} + \frac{r_n}{g_s} |y_s - y_o|^2 \quad (2.85)$$

Dimana :

F_{min} = *noise figure minimum*, yang merupakan fungsi arus dan frekuensi kerja piranti.

$r_n = R_n/Z_o$ adalah *resistansi noise* yang ternormalisasi

$y_s = g_s + jb_s$ adalah *admitansi sumber* ternormalisasi

$y_o = g_o + jb_o$ adalah *admitansi sumber optimum* ternormalisasi, yang menghasilkan *noise figure minimum*.

Admitansi source ternormalisasi dapat ditulis dalam bentuk koefisien refleksi sumber Γ_s sebagai :

$$y_s = \frac{1 - \Gamma_s}{1 + \Gamma_s} \quad (2.86)$$

Dengan cara yang sama, admitansi sumber optimum ternormalisasi dapat dinyatakan sebagai :

$$y_o = \frac{1 - \Gamma_o}{1 + \Gamma_o} \quad (2.87)$$

Dimana Γ_o merupakan koefisien pantul sumber optimum yang menghasilkan *noise figure minimum*. Substitusikan persamaan (2.110 dan (2.111) ke persamaan (2.109) untuk menghasilkan persamaan *noise figure* sebagai berikut [17] :

$$F = F_{min} + \frac{4r_n|\Gamma_S - \Gamma_o|^2}{(1 - |\Gamma_S|^2)|1 + \Gamma_o|^2} \quad (2.88)$$

Resistansi r_n dapat diperoleh dengan mengukur F untuk kondisi $\Gamma_S = 0$ dengan sumber menggunakan resistansi 50Ω , maka :

$$r_n = (F_{\Gamma_S=0} - F_{min}) \frac{|1 + \Gamma_o|^2}{4|\Gamma_o|^2} \quad (2.89)$$

Untuk membuat lingkaran *noise figure* untuk suatu nilai *noise figure* tertentu F_i terlebih dahulu perlu didefinisikan parameter suatu *noise figure* N_i sebagai :

$$N_i = \frac{|\Gamma_S - \Gamma_o|^2}{1 - |\Gamma_S|^2} = \frac{F_i - F_{min}}{4r_n} |1 + \Gamma_o|^2 \quad (2.90)$$

Pusat dan radius lingkaran *noise figure* adalah :

$$C_{F_i} = \frac{\Gamma_o}{1 + N_i} \quad (2.91a)$$

$$r_{F_i} = \frac{1}{1 + N_i} [N_i^2 + N_i(1 - |\Gamma_o|^2)]^{1/2} \quad (2.91b)$$

$N_i = 0$ terjadi pada saat $F_i = F_{min}$ dan pusat lingkaran F_{min} dengan radius nol adalah berlokasi di Γ_o dalam *smithchart*. Pusat lingkaran *noise figure* lainnya terletak di sepanjang vektor koefisien pantul sumber Γ_o . Jika suatu impedansi sumber yang diberikan terletak di sepanjang lingkaran *noise figure* tertentu, impedansi tersebut akan menghasilkan *noise figure* tertentu dalam desibel pada titik itu.

2.6 Return of Loss dan VSWR

Di dalam dunia telekomunikasi, *standing wave ratio* (SWR) merupakan perbandingan amplitude tegangan maksimum dan tegangan minimum gelombang berdiri (*standing wave*). SWR ini terjadi apabila impedansi saluran transmisi tidak sesuai (*matching*) dengan impedansi pada beban. Karena ketidaksesuaian inilah akan timbul daya yang dipantulkan (*reflected power*) atau juga biasa disebut *reflected wave* dengan amplitude V_r . Sedangkan gelombang yang diteruskan disebut dengan *forward wave* dengan amplitude V_f . Perbandingan antara amplitude yang dipantulkan dengan yang diteruskan disebut dengan koefisien refleksi yang secara matematik dapat dinyatakan dengan [28] :

$$\Gamma = \frac{V_r}{V_f} \quad (2.92)$$

Γ merupakan bilangan kompleks yang menjelaskan nilai magnitudo dan pergeseran sudut dari pemantulan (*reflected*). Untuk menghitung VSWR yang dipergunakan adalah nilai magnitudo dari koefisien refleksi yang didenotasikan dengan ρ . Sehingga $\rho = |\Gamma|$.

Pada saat terjadi pemantulan maka penjumlahan amplitude dari tegangan yang diteruskan dengan yang dipantulkan akan menghasilkan tegangan maksimum. Sedangkan pengurangannya akan menghasilkan tegangan minimum. Berikut persamaan matematisnya [28] :

$$V_{max} = V_f + V_r = V_f + \rho V_f = V_f(1 + \rho) \quad (2.93)$$


$$V_{min} = V_f - V_r = V_f - \rho V_f = V_f(1 - \rho) \quad (2.94)$$

Dari persamaan 2.93 – 2.94, maka persamaan VSWRnya adalah [28]

$$VSWR = \frac{V_{max}}{V_{min}} = \frac{1 + \rho}{1 - \rho} \quad (2.95)$$

Rentang nilai Γ selalu pada 0 – 1, sedangkan VSWR terletak pada $\geq +1$. Rentang nilai Γ selalu pada 0 – 1, sedangkan VSWR terletak pada $\geq +1$. Standar untuk nilai VSWR adalah 1 – 2 dimana untuk nilai 1 menandakan sinyal tidak terjadi

pemantulan atau refleksi (). Karena standar batas atas VSWR adalah 2, maka koefisien refleksi yang masih diperbolehkan adalah sebesar $1/3$.



Gambar 2.30. VSWR [28]

Return loss atau *Reflection loss* merupakan pemantulan daya sinyal pada suatu media transmisi. Perbandingan ini dinyatakan dalam dB. Jika daya yang ditransmisikan dinyatakan dengan P_T sedangkan daya yang dipantulkan sebagai P_R , maka *return loss* dinyatakan dengan [28] :

Jika dinyatakan dalam bentuk tegangan maka persamaan return loss dapat dinyatakan sebagai berikut [28] :


Apabila impedansi sumber dan beban diketahui, maka koefisien refleksi dapat dinyatakan sebagai berikut :

2.7 Microstrip Line

Microstrip line merupakan media transmisi yang digunakan di dalam rangkaian RF dan *microwave*. Pada saat ukuran *microstrip* di kurangi sehingga dimensinya menjadi lebih kecil dibandingkan dengan panjang gelombang, maka *microstrip* dapat digunakan sebagai elemen lumped. Parameter yang penting dalam merancang *transmission line* adalah karakteristik impedansi (Z_0), efektif dielektrik konstan (ϵ_{re}), Atenuasi (α), *discontinuity reaktansi*, frekuensi dispersi, eksitasi gelombang pada permukaan, dan radiasi.

2.7.1 Karakteristik Impedansi dan Efektif Dielektrik Konstan

Berikut persamaan [4] untuk Z_0 dan ϵ_{re} saat ketebalan konduktor $t=0$:



Gambar 2.31. Konfigurasi Microstrip [4]

$$Z_0 = \begin{cases} \frac{\eta}{2\pi\sqrt{\epsilon_{re}}} \ln\left(\frac{8h}{W} + 0,25\frac{W}{h}\right) & \text{untuk } (W/h \leq 1) \\ \frac{\eta}{\sqrt{\epsilon_{re}}} \left\{ \frac{W}{h} + 1,393 + 0,667 \ln\left(\frac{W}{h} + 1,444\right) \right\}^{-1} & \text{untuk } (W/h \geq 1) \end{cases} \quad (2.99)$$

Dimana, $\eta = 120\pi$ ohm dan

$$\epsilon_{re} = \frac{\epsilon_r + 1}{2} + \frac{\epsilon_r - 1}{2} F\left(\frac{W}{h}\right) \quad (2.100)$$

$$F(W/h) = \begin{cases} \left(1 + \frac{12h}{W}\right)^{-\frac{1}{2}} + 0,041\left(1 - \frac{W}{h}\right)^2 & \text{untuk } (W/h \leq 1) \\ \left(1 + \frac{12h}{W}\right)^{-\frac{1}{2}} & \text{untuk } (W/h \geq 1) \end{cases} \quad (2.101)$$

Nilai maksimum error pada persamaan ϵ_{re} dan Z_0 diatas kurang dari 1%.

Berikut persamaan untuk W/h [4] :

Untuk $Z_0\sqrt{\epsilon_{re}} > 89,91$,

$$W/h = \frac{8 \exp(A)}{\exp(2A) - 2} \quad (2.102)$$

Untuk $Z_0\sqrt{\epsilon_{re}} \leq 89,91$,

$$W/h = \frac{2}{\pi} \left\{ B - 1 - \ln(2B - 1) + \frac{\epsilon_r - 1}{2\epsilon_r} \left[\ln(B - 1) + 0,39 - \frac{0,61}{\epsilon_r} \right] \right\} \quad (2.103)$$

Dimana

$$A = \frac{Z_0}{60} \left\{ \frac{\epsilon_r + 1}{2} \right\}^{1/2} + \frac{\epsilon_r - 1}{\epsilon_r + 1} \left\{ 0,23 + \frac{0,11}{\epsilon_r} \right\} \quad (2.104)$$

$$B = \frac{60\pi^2}{Z_0\sqrt{\epsilon_r}} \quad (2.105)$$

2.7.2 Pengaruh Ketebalan Strip

Persamaan yang sederhana dan akurat untuk nilai ϵ_{re} dan Z_0 dengan ketebalan strip tertentu adalah sebagai berikut [4] :

$$Z_0 = \begin{cases} \frac{\eta}{2\pi\sqrt{\epsilon_{re}}} \ln \left(\frac{8h}{W_e} + 0,25 \frac{W_e}{h} \right) & \text{untuk } (W/h \leq 1) \\ \frac{\eta}{\sqrt{\epsilon_{re}}} \left\{ \frac{W_e}{h} + 1,393 + 0,667 \ln \left(\frac{W_e}{h} + 1,444 \right) \right\}^{-1} & \text{untuk } (W/h \geq 1) \end{cases} \quad (2.106)$$

Dimana

$$\frac{W_e}{h} = \begin{cases} \frac{W}{h} + \frac{1,25}{\pi} \frac{t}{h} \left(1 + \ln \frac{4\pi W}{t} \right) & \text{untuk } (W/h \leq 1/2\pi) \\ \frac{W}{h} + \frac{1,25}{\pi} \frac{t}{h} \left(1 + \ln \frac{2h}{t} \right) & \text{untuk } (W/h \leq 1/2\pi) \end{cases} \quad (2.107)$$

2.7.3 Parameter Microstrip lines

Untuk merancang suatu microstrip maka perlu memperhatikan beberapa parameter berikut ini, diantaranya :

1. Pengaruh Dispersi

Dispersi merupakan pengaruh frekuensi terhadap karakteristik dari ϵ_{re} dan Z_0 . Pengaruh disperse ini dinyatakan secara akurat oleh Hammerstad dan Jensen untuk nilai $Z_0(f)$ dan Kobayashi untuk nilai $\epsilon_{re}(f)$.

$$Z_0(f) = Z_0 \frac{\epsilon_{re}(f) - 1}{\epsilon_{re} - 1} \sqrt{\frac{\epsilon_{re}}{\epsilon_{re}(f)}} \quad (2.108)$$

$$\epsilon_{re}(f) = \epsilon_r - \frac{\epsilon_r - \epsilon_{re}}{1 + (f/f_{50})^m} \quad (2.109)$$

Dimana

$$f_{50} = \frac{f_{k,TM_0}}{0,75 + \{0,75 - (0,332/\epsilon_r^{1,73})\} W/h} \quad (2.110)$$

$$f_{k,TM_0} = \frac{c \tan^{-1} \left(\epsilon_r \sqrt{\frac{\epsilon_{re} - 1}{\epsilon_r - \epsilon_{re}}} \right)}{2\pi h \sqrt{\epsilon_r - \epsilon_{re}}} \quad (2.111)$$

$$m = m_0 m_c \quad (2.112)$$

$$m_0 = 1 + \frac{1}{1 + \sqrt{W/h}} + 0,32 \left(\frac{1}{1 + \sqrt{W/h}} \right)^3 \quad (2.113)$$

$$m_c = \begin{cases} 1 + \frac{1,4}{1 + W/h} \left\{ 0,15 - 0,235 \exp \left(\frac{-0,45f}{f_{50}} \right) \right\} & \text{untuk } \frac{W}{h} \leq 0,7 \\ 1 & \text{untuk } \frac{W}{h} > 0,7 \end{cases} \quad (2.114)$$

2. Rugi – rugi pada microstrip

Atenuasi pada microstrip disebabkan oleh dua rugi – rugi komponen, yaitu rugi-rugi pada konduktor (α_c) dan dielektrik (α_d).

$$\alpha_c = \begin{cases} 1,38A \frac{R_s}{hZ_0} \frac{32 - (W_e/h)^2}{32 + (W_e/h)^2} & \left(\frac{W}{h} \leq 1 \right) \\ 6,1 \times 10^{-5} A \frac{R_s Z_0 \epsilon_{re}(f)}{h} \left[W_e/h + \frac{0,667 W_e/h}{W_e/h + 1,444} \right] & \left(\frac{W}{h} \geq 1 \right) \end{cases} \quad (2.115)$$

Dan

$$\alpha_d = \begin{cases} 4,3\eta\sigma \frac{\epsilon_{re}(f) - 1}{\sqrt{\epsilon_{re}(f)}(\epsilon_r - 1)} \\ 2,73 \frac{\epsilon_r}{\epsilon_r - 1} \frac{\epsilon_{re}(f) - 1}{\sqrt{\epsilon_{re}(f)}} \frac{\tan \delta}{\lambda_0} \end{cases} \quad (2.116)$$

Dimana λ_0 merupakan panjang gelombang pada ruang terbuka (*free space*).

$$A = 1 + \frac{h}{W_e} \left\{ 1 + \frac{1,25}{\pi} \ln \frac{2B}{t} \right\}$$

$$R_S = \sqrt{\pi f \mu_0 \rho_C}$$

ρ_C = resistivity dari strip konduktor

$$\sigma = \omega \epsilon_0 \epsilon$$

$\tan \delta$ = konduktifitas dari dielektrik substrat

$$B = \begin{cases} h & \text{untuk } \left(W/h \geq \frac{1}{2\pi} \right) \\ 2\pi W & \text{untuk } \left(W/h < \frac{1}{2\pi} \right) \end{cases} \quad (2.117)$$


3. Quality Faktor (Q)

Quality factor (Q) pada microstrip dapat dihubungkan dengan jumlah rugi-rugi pada *line*.

$$Q_T = \frac{\beta}{2\alpha_T} = \frac{\pi \epsilon_{re}}{\alpha_T \lambda_0} \quad (2.118)$$

2.8 Microstrip Rektangular Induktor


Dalam melakukan pemodelan fisik induktor yang akurat, hal yang terpenting dilakukan adalah mampu mengidentifikasi faktor – faktor yang bersifat parasitik dan pengaruhnya. Suatu inductor dibuat dengan tujuan untuk menyimpan energy magnetik, sehingga pengaruh dari resistansi (R) dan kapasitansi (C) tidak dapat terhindari. Olehkarena itu perlu mempertimbangkan faktor yang bersifat parasitik. Resistansi parasitik melepaskan energy melalui *ohmic loss* sementara kapasitansi parasitik menyimpan energy listrik yang tidak diinginkan.



Gambar 2.32 (a) Penampang atas, (b) Penampang samping yang dipotong, (c) model fisik dari spiral inductor [8]

- L_S = Induktansi dari spiral
- R_S = Resistansi seri
- C_S = Kapasitansi seri
- C_{OX} = Kapasitansi oksida antara spiral dengan substrat silicon
- C_{Si} = kapasitansi dari substrat silicon
- R_{Si} = Resistansi dari substrat silicon

Pada gambar 2.32 terlihat bahwa spiral inductor dapat dibuat dengan menggunakan substrat silicon dengan cara menggunakan multilevel interkoneksi. Untuk membuat spiral inductor ini memerlukan paling sedikit 2 lapisan metal (M3) dan *underpass contact* (M2) yang akan menghubungkan kembali ujung spiral ke bagian luar substrat. Secara lateral, struktur inductor spiral dapat dinyatakan dengan jumlah lilitan (n), lebar kawat (W), dan space (S).



Gambar 2.33. Penampang atas dan sampan rectangular inductor [6]

2.8.1 Induktansi seri

Perhitungan induktansi didasarkan kepada konsep self induktansi kawat dan mutual induktansi antara beberapa pasang kawat. DC self induktansi kawat dengan penampang berbentuk rectangular cross-section dapat dinyatakan sebagai berikut [9] :

$$L_{self} = 2l \left(\ln \frac{2l}{w+t} + 0.5 + \frac{w+t}{3l} \right) \quad (2.119)$$

Dimana :

L_{self} = induktansi (nH)

l = panjang kawat (cm)

W = lebar (cm)

t = ketebalan (cm)

Mutual induktansi antara dua kawat parallel dapat dihitung dengan menggunakan persamaan [9] :

$$M = 2lQ \quad (2.120)$$

Dimana M merupakan induktansi (nH), l merupakan panjang kawat (cm) dan Q merupakan parameter mutual induktansi yang dapat dihitung dengan persamaan sebagai berikut [9] :

$$Q = \ln \left[\frac{l}{GMD} + \sqrt{1 + \left(\frac{l}{GMD} \right)^2} \right] - \sqrt{1 + \left(\frac{GMD}{l} \right)^2} + \frac{GMD}{l} \quad (2.121)$$

Dimana GMD merupakan *Geometric Mean Distance* antara kawat. GMD dapat dinyatakan secara matematis dengan persamaan dibawah ini [9] :

$$\ln GMD = \ln d - \frac{w^2}{12d^2} - \frac{w^4}{60d^4} - \frac{w^6}{168d^6} - \frac{w^8}{360d^8} - \frac{w^{10}}{660d^{10}} - \dots \quad (2.122)$$

Dimana w dan d merupakan lebar dan *pitch* (cm). Antara self dan mutual induktansi memiliki hubungan sebagai berikut [9] :

$$M = k\sqrt{L_1L_2} \quad (2.123)$$

Dimana L_1 dan L_2 merupakan *self induktansi* antara 2 kawat, sedangkan k merupakan koefisien mutual coupling.

2.8.2 Resistansi Seri

Kerapatan arus dalam kawat bersifat seragam (uniform) pada kondisi DC, namun saat frekuensi meningkat, kerapatan arus menjadi tidak seragam (*nonuniform*) sehingga terjadi arus eddy. Berikut persamaan *skin depth* yang merupakan parameter dari *arus eddy* [9] :

$$\delta = \sqrt{\frac{\rho}{\pi\mu f}} \quad (2.124)$$


Dimana,

ρ = Resistivity ($\Omega\cdot m$)

μ = permeability (H/m)

f = frekuensi (Hz)

Skin dept juga dikenal dengan “*dept of penetration*” karena menjelaskan tentang derajat penetrasi (*degree of penetration*) pada arus listrik dan flux magnetik yang memasuki permukaan konduktor pada frekuensi tinggi. Pengaruh arus *eddy* dapat diabaikan hanya jika *depth of penetration* lebih besar dari pada ketebalan konduktor. Karena spiral inductor terdiri dari beberapa konduktor (multikonduktor), maka arus eddy dapat berpotensi terjadi akibat dari konduktor yang saling berdekatan (*proximity*) dan *skin effect*.



Gambar 2.34. Proximity effect pada Resistansi seri (a) *side-by-side* dan (b) *stacked wires* [9]

Kerapatan arus (J) sebagai fungsi jarak (x) dari bawah permukaan dapat dinyatakan dengan fungsi sebagai berikut [9] :

$$J = J_0 \cdot e^{-x/\delta} \quad (2.125)$$

Arus diperoleh dari pengintegralan kerapatan arus (J) yang melalui luas / area penampang cross-section pada kawat.

$$\begin{aligned} I &= \int J \cdot \partial A \\ &= \int_0^t J_0 \cdot e^{-x/\delta} \cdot w \cdot \partial x \\ &= J_0 \cdot w \cdot \delta \cdot (1 - e^{-t/\delta}) \end{aligned} \quad (2.126)$$

Dimana t merupakan ketebalan dari kawat. Dari persamaan diatas, *effective thickness* dapat dinyatakan dengan [9],

$$t_{eff} = \delta \cdot (1 - e^{-t/\delta}) \quad (2.127)$$

Resistansi seri (R_S) dapat dinyatakan sebagai berikut [9] :

$$R_S = \frac{\rho \cdot l}{w \cdot t_{eff}} = \frac{\rho \cdot l}{w \cdot \delta \cdot (1 - e^{-t/\delta})} \quad (2.128)$$

Keterangan :

ρ = resistivity δ = skin depth w = lebar kawat
 l = panjang kawat t = ketebalan kawat

Berdasarkan persamaan diatas dapat diambil kesimpulan bahwa R_S akan meningkat jika *skin depth* menurun akibat frekuensi yang naik.

2.8.3 Kapasitansi Seri (C_S)

Kapasitansi seri merupakan model parasitic kapasitif *coupling* antara input dan output dari inductor. Kapasitansi ini mengizinkan sinyal melewati secara langsung dari input ke output tanpa melalui spiral inductor. Hal ini terjadi karena sinyal cenderung melewati kapasitif dibandingkan dengan yang induktif. Berdasarkan struktur fisik induktor, terjadi *crosstalk* antara belokan (*turn*) yang saling berdekatan. Namun karena kedekatan belokan *equipotensial*, maka efek dari *crosstalk* kapasitansi dapat diabaikan. Oleh karena itu, *crosstalk* kapasitansi dapat dikurangi dengan memperbesar *space*/jarak antara belokan (*turn*). Secara matematis kapasitansi seri dapat dinyatakan sebagai berikut [9] :

$$C_S = n \cdot w^2 \cdot \frac{\epsilon_{OX}}{t_{OXM1-M2}} \quad (2.129)$$

Dimana n merupakan jumlah overlap, w merupakan lebar spiral line, dan $t_{OXM1-M2}$ merupakan ketebalan oxide antara spiral dan underpass.

Substrat Parasitik

Secara umum, struktur mikrostrip MOS dapat dimodelkan dengan 3 elemen network, yaitu C_{OX} , R_{Si} , dan C_{Si} . (lihat gambar 2.32). C_{OX} merepresentasikan kapasitansi oksida, sementara R_{Si} , dan C_{Si} merepresentasikan resistansi dan kapasitansi dari substrat silicon. Sumber fisik dari R_{Si} adalah konduktifitas silicon yang secara mendominasi menentukan konsentrasi *majority carrier*. Ketiga elemen ini dapat dinyatakan secara matematis sebagai berikut [9] :

$$C_{OX} = \frac{1}{2} \cdot l \cdot w \cdot \frac{\epsilon_{OX}}{t_{OX}} \quad (2.130a)$$


$$C_{Si} = \frac{1}{2} \cdot l \cdot w \cdot C_{sub} \quad (2.130b)$$

$$R_{Si} = \frac{2}{l \cdot w \cdot G_{sub}} \quad (2.130c)$$

Dimana C_{sub} dan G_{sub} merupakan kapasitansi dan konduktansi per unit area. Nilai C_{sub} dan G_{sub} diperoleh dari data *substrate*. ϵ_{OX} dan t_{OX} menunjukkan dielektrik konstan dan ketebalan dari lapisan oksidasi antara inductor dan substrat. Luas penampang substrat (area) merupakan hasil perkalian antara lebar (w) dan panjang (l).


2.9 Cylindrical Via Hole

Pada rangkaian RF dan microwave kebutuhan akan ground yang *low-loss* dan *low inductance* sangatlah penting untuk mendapatkan gain yang baik, *noise figure*, *insertion loss*, *VSWR*, *output power*, *power-added efficiency* (PAE), dan performansi dari *bandwidth*. Ada dua macam fungsi *via hole* seperti pada gambar 2.35. Fungsi pertama digunakan untuk menghubungkan layer atas dengan layer bawah pada teknologi multilayer dan fungsi kedua digunakan untuk mendapatkan *short circuit* atau menghubungkan ke *ground* (*via hole ground*). *Via hole ground* ini memberikan *low-inductance grounding* untuk transistor, diode, kapasitor, resistor, induktor dan transmission lines.



Gambar 2.35. Fungsi VIA hole [4]

Pada teknologi MICs terdapat empat teknik dasar yang digunakan untuk menghubungkan ke *ground*. Seperti halnya yang terlihat pada gambar 2.36, terdapat *via hole*, *wire bonds*, *ribbon bonds*, dan *wrap-around grounds*. Untuk aplikasi RF MMICs, *via hole* dan *wire bond* lebih sering digunakan.




Gambar 2.36. (a) via hole, (b) wire bond, (c) ribbon bond, (d) wrap-around [4]

Tabel 2.3 Perbandingan tipe – tipe ground connection [4]

Feature	Via Hole	Wire Bond	Ribbon Bond	Wrap-Around
Inductance value	Very low	Low	Very low	Very low
Layout flexibility	Excellent	Poor	Poor	Very poor
Realization in complex circuits	Easy	Difficult	Difficult	Very difficult
RF performance	Excellent	Good	Very good	Poor
Fabrication	Difficult	Easy	Easy	Very difficult
Throughput	Excellent	Good	Good	Poor
Cost	Moderate	Low	Low	High

Model dari Cylindrical Via Hole dapat dilihat pada gambar dibawah ini :



Gambar 2.37. Konfigurasi Cylindrical Via dilihat dari sisi atas dan samping [15]

Berdasarkan gambar diatas terdapat hubungan antara diameter dengan panjang yang dapat dinyatakan secara matematis berikut [15] :

$$L_{image} = \frac{\mu_0}{4\pi} \left[2h \cdot \ln \left(\frac{2h + \sqrt{r^2 + (2h)^2}}{r} \right) + \left(r - \sqrt{r^2 + (2h)^2} \right) \right] (pH) \quad (2.131)$$

Dimana r dan h merupakan radius dan tinggi dari via hole, biasanya ukurannya dalam micron. Persamaan ini didasarkan kepada asumsi bahwa dengan adanya layer pada bagian atas, maka arus untuk dapat menuju ke *ground plane* membutuhkan *image inductance*.

Selain pengaruh induktansi, Via juga mempunyai pengaruh resistansi yang merupakan perbandingan antara ketebalan metal dengan kedalaman dari substrat.

Berikut persamaan dari resistansinya [15] :

$$R_{via} = R_{dc} \sqrt{1 + \frac{f}{f_{\delta}}} \quad (2.132)$$

Dimana


$$f_{\delta} = \frac{1}{\pi \mu_o \sigma t^2}$$

Dimana f merupakan frekuensi kerja, μ_o free-space permeability, σ konduktivitas dari metal, dan t merupakan ketebalan.

BAB 3

PERANCANGAN RANGKAIAN LNA


3.1 Alur perancangan LNA



Gambar 3.1. Alur perancangan LNA

3.2 Blok Diagram LNA

Low noise amplifier terdiri dari 4 bagian utama, diantaranya transistor itu sendiri sebagai penguat, rangkaian DC bias, rangkaian *input* dan *output matching* seperti yang terlihat pada gambar dibawah ini. Pada perancangan LNA ini digunakan untuk aplikasi *WiMAX 802.16e*. Perancangan LNA ini menggunakan *software Advanced Design System (ADS)*.



Gambar 3.2. Blok Diagram LNA

3.3 Spesifikasi LNA

Rancangan LNA ini memiliki beberapa spesifikasi, diantaranya :

1. Frekuensi 2.3 GHz [9]
2. Sensitivitas daya ≤ -73 dBm [9]
3. Gain > 16 dB [2]
4. Noise Figure < 1 dB [2]
5. Unconditional stabil ($K > 1$) [17]
6. Input Return of Loss (IRL) < -10 dB [28]
7. Output Return of Loss (ORL) < -10 dB [28]
8. VSWR in = 1 – 2 [28]
9. VSWR out = 1 – 2 [28]
10. Low supply Voltage ($V_{dc} = 2.7$ volt) [1][2]
11. Konsumsi arus yang kecil ($I_{ds} = 10$ mA) [1][2]
12. High-Input IP3 > 5 dBm [11]
13. Output IP3 = 20 dBm [2]

3.4 Pemilihan Transistor

Langkah pertama dalam perancangan adalah memilih transistor sebagai penguatnya. Pada umumnya pembuatan amplifier menggunakan transistor tipe *silicon bipolar* (BJT) atau *GaAs field effect transistor* (FET). Teknologi *silicon bipolar* lebih matang di bandingkan dengan teknologi GaAs transistor. Transistor *bipolar* mampu menghasilkan gain dan daya yang besar pada frekuensi rendah, akan tetapi transistor ini tidak mampu dioperasikan pada frekuensi tinggi (dibatasi hingga 10 GHz). Sedangkan pada GaAs dapat dioperasikan pada frekuensi tinggi bahkan bisa mencapai frekuensi 100 GHz dengan *noise figure* yang kecil karena kelebihan inilah harga transistor GaAs FET lebih mahal dibandingkan dengan bipolar. Tabel 3.1 dibawah ini merupakan perbandingan gain dan *noise figure* dari beberapa tipe transistor untuk aplikasi *microwave*.

Tabel 3.1 Perbandingan Gain dengan Fmin [17] [18]

Frekuensi (GHz)	GaAs FET		GaAs HEMT		Silikon Bipolar		GaAs HBT	
	Gain	Fmin	Gain	Fmin	Gain	Fmin	Gain	Fmin
4	20	0.5	-	-	15	2.5	-	-
8	16	0.7	-	-	9	4.5	-	-
12	12	1.0	22	0.5	6	8.0	20	4.0
18	8	1.2	16	0.9	-	-	16	-
36	-	-	12	1.7	-	-	10	-
60	-	-	8	2.6	-	-	7	-

Keterangan :


FET = Field Effect Transistor

HEMT = Height Electron Mobility Transistor

HBT = Heterojunction Bipolar Transistor

Pada perancangan ini saya memilih menggunakan transistor ATF-55143. Transistor ini merupakan *low noise enhancement mode* E-PHEMT yang di disain untuk aplikasi komersial dengan biaya yang murah pada rentang frekuensi VHF hingga 6 GHz. ATF-55143 ini dilapisi dengan permukaan plastik dan memiliki 4

kaki (*Gate, Drain, Source 1* dan *source 2*). Transistor ini memiliki *noise figure* yang rendah dan kelinearan yang tinggi. ATF-55143 dapat memberikan *intercept point* sebesar + 24 dBm pada saat dioperasikan pada tegangan *bias* $V_{ds} = 2,7$ volt dan arus $I_{ds} = 10$ mA.



Gambar 3.3. ATF55143 [1]

3.5 Model linear dan nonlinear

Transistor Avago ATF55143 telah memiliki beberapa data parameter seperti S-parameter dan *noise* dengan variasi rangkaian *bias*. ATF55143 memiliki S-parameter yang telah terukur yang dapat dilihat dari datasheet yang ada pada lampiran I sesuai dengan variasi rangkaian *bias*nya. Oleh karena itu perlu dilakukan simulasi antara model linear dengan model nonlinear. Model linear merupakan model yang menggunakan f551432710.s2p. File ini telah memiliki data s-parameter beserta *noise*-nya pada $V_d=2,7$ V dan $I_{ds} = 10$ mA.



Gambar 3.4. Pengukuran ATF-55143 [16]

Model nonlinear merupakan rangkaian ekuivalen dari ATF55143 secara skematik pada ADS. Simulasi ini penting agar nilai s-parameter pada model nonlinear dapat mendekati nilai S-parameter yang terukur. Berikut model nonlinear atau rangkaian ekuivalen dari transistor ATF55143 :

3.6 Rangkaian DC bias

Untuk model nonlinear diberikan rangkaian *bias* yang menghasilkan tegangan $V_{ds} = 2,7 \text{ V}$ dan $I_{ds} = 10 \text{ mA}$ seperti pada s-parameter yang terukur. Rangkaian *bias* yang digunakan adalah *bias* pembagi tegangan. Rangkaian pembagi tegangan ini terdiri dari R_2 dan R_3 . Tegangan pembagi ini berasal dari tegangan *feedback* yang dihasilkan oleh R_1 yang membantu untuk menjaga arus drain tetap konstan. R_4 ($10 \text{ k}\Omega$) bertujuan untuk membatasi arus yang akan menuju ke gate. Resistor R_1 dapat dihitung berdasarkan nilai V_{ds} , I_{ds} dan sumber tegangan DC (V_{dd}) [1] [2].


$$R_1 = \frac{V_{dd} - V_{ds}}{I_{ds} + I_{BB}} = \frac{3 \text{ V} - 2,7 \text{ V}}{10 \text{ mA} + 0,5 \text{ mA}} = \mathbf{28,6 \Omega} \quad (3.1)$$

Dimana V_{dd} merupakan sumber tegangan DC, V_{ds} merupakan tegangan drain ke source, I_{ds} merupakan arus yang diperlukan drain, dan I_{BB} merupakan arus yang mengalir melalui resistor pembagi tegangan (R_2/R_3). Arus I_{BB} dipilih $0,505 \text{ mA}$ dari datasheet.

Nilai R_2 dan R_3 dapat diperoleh dengan persamaan berikut ini [1] [2] :

$$R_2 = \frac{V_{gs}}{I_{BB}} = \frac{0,427 \text{ V}}{0,505 \text{ mA}} = \mathbf{845 \Omega} \quad (3.2)$$

$$R_3 = \frac{(V_{ds} - V_{gs})R_2}{V_{gs}} = \frac{(2,7 \text{ V} - 0,427 \text{ V}) * 845 \Omega}{0,427 \text{ V}} = \mathbf{4498 \Omega} \approx \mathbf{4505 \Omega} \quad (3.3)$$




Gambar 3.7. Dcbias.dsn

3.7 Rangkaian *matching impedance*

Seperti yang telah dibahas pada bab 2 tentang *matching impedance* bahwa analisa ini bertujuan untuk menyesuaikan antara impedansi yang ada pada konektor (50 ohm) dengan impedansi pada transistor, baik pada input maupun output dari transistor itu sendiri. Penyesuaian impedansi ini bertujuan untuk mengurangi *return loss* yang terjadi. Selain itu dengan adanya penyesuaian impedansi dapat memperbaiki kestabilan transistor tersebut ($K > 1$).

Pertama yang harus dilakukan adalah mengukur impedansi pada transistor (Z_{in} dan Z_{out}). Nilai impedansi ini bisa diperoleh dari hasil simulasi *Sparameter_Model.dsn* dengan menambahkan.



```
Zin
Zin1
Zin1=zin(S11,PortZ1)
Zout1=zin(S22,PortZ2)
```


Gambar 3.8. Port Input Impedance

Berikut hasil impedansinya pada frekuensi 2,3GHz, melalui simulasi *linear_simulation.dsn* dan *Sparameter_model.dsn* :


Tabel 3.2 Impedansi input dan Output

Impedansi (Z)	Model Linear		Model Non Linear	
	Mag/phase	Real +j*imajiner	Mag/phase	Real +j*imajiner
Zin	33,153/- 66,496	13,222 – j30,402	26,105/- 61,247	12,557 – j22,886
Zout	80,609/- 54,278	47,063 – j65,444	75,650/- 41,499	56,660 – j50,126

Setelah mengetahui besarnya impedansi pada masing-masing port transistor, maka simulasi *matching* dapat dilakukan dengan bantuan *Smith Chart Utility* yang ada pada menu *Tools*. Namun sebelumnya perlu ditambahkan `DA_SmithChartMatch1`.



Gambar 3.9. DA_SmithChartMatch1



Gambar 3.10 Smith Chart Utility

Melalui *smith chart utility* ini, nilai impedansinya di isi pada kolom *Value* yang terdiri dari bilangan real dan imajiner. Untuk menyesuaikan impedansi pada bagian input, maka klik port ZL pada gambar kemudian isi nilai impedansinya. Sedangkan untuk menyesuaikan impedansi bagian output, maka klik port ZS kemudian isi nilai impedansinya. Pada kolom frekuensi tuliskan frekuensi yang diinginkan dalam hal ini pada frekuensi 2,3GHz. Setelah itu klik *Auto 2-Element Match* untuk melakukan penyesuaian impedansi secara otomatis dengan menambahkan rangkain *matching*-nya. Hasil penyesuaian impedansi dapat dilihat dari grafik yang ada pada *smith chart utility*.

3.8 Rangkaian LNA mikrostrip

Pada software Advanced Design System (ADS) terdapat 4 jenis simulasi, yaitu schematic, layout, EMDS dan momentum. Pada perancangan LNA ini cukup menggunakan 3 macam simulasi, yaitu schematic, layout dan EMDS.




Gambar 3.11. Alur simulasi pada ADS

3.8.1 Substrat

Untuk membuat rangkaian LNA berbasis mikrostrip, maka terlebih dahulu kita tentukan bahan dasarnya atau *substrat* yang akan digunakan. Faktor *substrat* akan sangat berpengaruh terhadap hasil capaian. *Substrat* yang digunakan dalam perancangan ini adalah FR4. Pertimbangan memilih FR4 sebagai substratnya adalah selain murah juga memiliki *loss tangent* ($\tan \delta$) sebesar 0,04 dan dielektrik konstan 4,6. Oleh karena itu pada umumnya untuk aplikasi kurang dari 3 GHz menggunakan bahan dasar ini. Sedangkan untuk aplikasi yang lebih tinggi lagi biasanya menggunakan bahan dasar yang lebih mahal lagi. Selain itu FR4 juga mudah diperoleh.

Pada software ADS terdapat 4 jenis simulasi, yaitu skematik, layout, EMDS, dan momentum. Pertama kali rancangan mikrostrip dibuat pada skematik, kemudian di generate menjadi layout. Untuk melihat secara 3 dimensi maka kita dapat menggunakan simulasi EMDS yang ada pada menu layout. Untuk bisa mensimulasikan rangkaian dengan komponen mikrostrip pada gambar 3.13, terlebih dahulu jenis substratnya didefinisikan pada bagian skematik dengan mengisi komponen seperti terlihat pada gambar dibawah ini :



Gambar 3.12. MSub

Untuk bisa melakukan simulasi EMDS maka pada bagian layout juga harus mendefinisikan jenis substrat yang digunakan. Perintah ini terdapat pada menu EMDS yang ada pada layout, kemudian pilih substrat. Karena pada bagian skematik jenis substrat telah didefinisikan maka kita tinggal memilih *Update from schematic*. Setelah itu kita bisa melihat substrat layer yang telah didefinisikan dengan cara memilih *Create/modify* pada menu EMDS/substrat. Berikut layer pada substrat yang telah didefinisikan :

FreeSpace Boundary : Open Substrate Layer Name : FreeSpace
 Permittivity : Loss Tangent Real : 1 Loss Tangent : 0
 Permeability : Loss Tangent Real : 1 Loss Tangent : 0

FR4_4 Boundary : Open Substrate Layer Name : FR4_4
 Thickness : 1,27e-6 mil
 Permittivity : Loss Tangent Real : 1 Loss Tangent : 0
 Permeability : Loss Tangent Real : 1 Loss Tangent : 0

FR4_2 Boundary : Open Substrate Layer Name : FR4_2
 Thickness : 3,81e-6 mil
 Permittivity : Loss Tangent Real : 1 Loss Tangent : 0
 Permeability : Loss Tangent Real : 1 Loss Tangent : 0

FR4_4 Boundary : Open Substrate Layer Name : FR4_1
 Thickness : 59 mil
 Permittivity : Loss Tangent Real : 4,5 Loss Tangent : 0
 Permeability : Loss Tangent Real : 1 Loss Tangent : 0

///GND/// Boundary : Closed
 Plane : Perfect Conductor

Layout layer
 freeSpace

FR4_4

-----STRIP- bond leads packages layout layer : Mappaed to STRIP , Perfect Conductor

FR4_2


-----STRIP- cond cond2 layout layer : Mappaed to STRIP , Perfect Conductor

FR4_1 |VIA| hole Via Layout : mapped as Via, Model : 3D Distributed, Material : Perfect Conductor

///GND///

3.8.2 Komponen mikrostrip

Dari rangkaian analog yang telah dibuat, akan dirubah bentuk kedalam mikrostrip yang terdiri dari *mikrostrip line*, *mikrostrip TEE*, *mikrostrip rectangular induktor*, *mikrostrip thin film kapasitor*, dan VIA sebagai ground.



Gambar 3.13. TLines-Microstrip

3.8.3 Layout

Layout merupakan salah satu lembar kerja (worksheet) yang ada pada ADS yang berfungsi untuk menampilkan suatu rancangan dalam ukuran 2 dimensi.


3.8.4 Electromagnetic Design System (EMDS)

Electromagnetic design system (EMDS) merupakan salah satu tools yang ada pada ADS. Simulasi EMDS ini digunakan untuk melakukan simulasi

mikrostrip dalam bentuk 3 dimensi. Teknik yang digunakan dalam simulasi EMDS adalah *finite element method* (FEM). EMDS ini dapat digunakan untuk beberapa aplikasi, diantaranya *microstrip, stripline, CPW element (filter, couplers, spiral inductors, via holes, air bridges, meander lines)*, *multilayer structure, ceramic filter, surface-mount components, waveguide filter, antenna, power splitters/combiners, connector, mode converter*, dan lain sebagainya. EMDS ini terdapat pada *layout windows*. Jadi sebelum melakukan simulasi EMDS ini terlebih dahulu membuat rangkaian pada skematik windows yang kemudian di rubah menjadi layout.

3.9 Simulasi Non linear (Harmonic Balance)


Pada kondisi normal suatu amplifier seharusnya memiliki hubungan yang linear antara input dengan output. Namun pada kenyataannya suatu amplifier memiliki keterbatasan. Sehingga dengan keterbatasan inilah yang menyebabkan pada kondisi tertentu tidak terjadi kelinearan.



Gambar 3.14. Perbandingan daya input terhadap output pada kondisi nonlinear [13]


Harmonic balance merupakan teknik untuk memperoleh hasil dari steady state dalam domain frekuensi pada suatu rangkaian atau system yang tidak linear. Metode ini biasanya digunakan untuk simulasi RF dan microwave dalam domain frekuensi. Pada simulasi ini memungkinkan suatu rangkaian disimulasikan dengan input frekuensi yang beraneka macam. Simulasi ini menjadi penting karena simulasi S-parameter dan AC hanya memberikan informasi rangkaian pada kondisi linear.

Pada software ADS simulasi ini dapat dilakukan dengan menggunakan *Harmonic Balance controller* (gambar 3.15).



Gambar 3.15. (a) Harmonic Balance controller, (b) Sumber input 1 frekuensi, (c) Sumber input n frekuensi

Ada beberapa parameter yang dapat terlihat dari hasil simulasi harmonic balance, diantaranya adalah daya output, *gain*, *noise*, IIP3, OIP3 dan TOI (*third-order intercept*). Semua parameter tersebut dalam kondisi *nonlinear* hingga mencapai kondisi *linear*.



Gambar 3.16. Third-Order Intercept point [5]

Secara matematis IIP3 dapat dinyatakan sebagai berikut [5] [11] :

$$IIP3(dBm) = \Delta P/2 + P_i(dBm) \quad (3.4)$$

$$OIP3(dBm) = Gain(dB) + IIP3(dBm) \quad (3.5)$$

Melalui simulasi ini output sinyal berupa spektrum dapat teranalisa. Seperti pada gambar 3.16. diantara frekuensi center (f_c) terdapat dua frekuensi, yaitu frekuensi *low side* (f_l) dengan frekuensi *high side* (f_h). Frekuensi centernya adalah 2,3 GHz dengan rentang frekuensi antara f_l dan f_h adalah 5 MH. Maka nilai frekuensi pada *low side*-nya adalah 2,3 GHz – (5/2)MHz, yaitu sebesar 2,2975 GHz. Sedangkan pada *high side*-nya adalah 2,3 GHz + (5/2)MHz, yaitu sebesar 2,3025 GHz.

Sinyal keluaran dari LNA memiliki frekuensi harmonic sebesar 2,293 GHz, 2,287 GHz, 2,308 GHz, dan 2,313 GHz.. setiap spektrum memiliki magnitude yang berbeda. Olehkarena itu hal ini berakibat kepada daya keluaran yang dihasilkan. Perbedaan antara daya pada frekuensi high side dengan frekuensi harmonic pada high side dinamakan dengan IIP3. Daya yang dikirim ke beban pada kondisi nonlinear ini merupakan penjumlahan dari daya pada frekuensi *low side* dengan frekuensi *high side*.

$$Spektrum(Watt) = 0,5 * Real((V_{out} * I_{out}^*)) \quad (3.6)$$

$$Spektrum(dBm) = 10 * \log(Spektrum(Watt)) + 30 \quad (3.7)$$

$$P_{out}(Watt) = P_{f_l} + P_{f_h} \quad (3.8)$$

$$P_{out}(dBm) = 10 * \log(P_{out}(Watt)) + 30 \quad (3.9)$$

Berdasarkan persamaan daya diatas [5] maka nilai *Gain transducer* yang dihasilkan dapat dinyatakan dengan

$$Gain Transducer(dB) = P_{out}(dBm) - P_{in}(dBm) \quad (3.10)$$

BAB 4

HASIL SIMULASI dan ANALISA

4.1 Simulasi model linear dan nonlinear

4.1.1 DC bias

Berdasarkan rangkaian dc *bias* pada bab 3, gambar 3.7 diperoleh beberapa nilai arus dan tegangan. Berikut hasil arus dan tegangan yang terukur :


Tabel 4.1 Hasil simulasi Arus DC dan Vds (Dcbias.dds)

I_d (mA)	I_{S1} (mA)	I_{S2} (mA)	I_{g1} (A)	I_{g2} (A)	I_{dd} (mA)	Vds (V)
10	5,001	5,001	0,0981e-27	0,1010e-27	10,51	2,7

Berdasarkan hasil simulasi pada tabel diatas terlihat arus yang melalui drain (I_d) dan tegangan pada drain-source (Vds) adalah sebesar 10mA dan 2.7 V. Hal ini telah sesuai dengan apa yang ingin dicapai pada rangkain *bias*. Untuk arus yang melalui gate sebesar 0,0981e-27 A. Hal ini sudah cukup mendekati nilai nol, karena memang untuk arus yang menuju ke gate dibuat sekecil mungkin mendekati nol.

4.1.2 Model nonlinear optimum

Model nonlinear optimum artinya nilai s-parameternya mendekati s-parameter model linear. Untuk melakukan simulasi S-parameter maka pada rangkaian *dcbias.dsn* perlu ditambah komponen DC block dan RF choke. DC block berfungsi untuk menghalangi arus DC sehingga arus DC hanya akan mengalir dari drain ke source dan dari gate ke source. Arus DC tidak akan menuju ke input dan output. Komponen DC block berupa kapasitor $1\mu F$. Sedangkan RF choke memiliki fungsi untuk meneruskan arus DC namun menjadi penghalang bagi sinyal AC, sehingga sinyal AC tidak akan menuju kerangkaian *bias*. Komponen *Rfchoke* berupa induktor sebesar $1\mu H$.



Gambar 4.1. Sparameter_Model.dsn

Hasil simulasi Sparameter_model.dsn :

Tabel 4.2 S-parameter

Model	S(1,1)		S(1,2)		S(2,1)		S(2,2)	
	Mag	Ang	Mag	Ang	Mag	Ang	Mag	Ang
Linear	0.680	-114.74	0,074	27,920	6,595	92,500	0,560	-58,580
Nonlinear	0,659	-128,47	0,058	28,018	6,816	88,129	0,429	-57,260


Tabel 4.3 Noise Figure

Model	Noise Figure	Fmin	Γ_{opt}		Rn
			Mag	Ang	
Linear	0,662	0,460	0,472	57,325	5,125
Nonlinear	0,504	0,407	0,342	50,992	4,126

Tabel 4.4 Gain

Model	Maksimum Gain	Power Gain	Kestabilan (K)
Linear	19,523	16,384	0,470
Nonlinear	20,690	16,671	0,631

Secara grafik hasil simulasinya dapat dilihat gambar dibawah ini :




Gambar 4.2. S-parameter terukur Vs model (Sparameter_model.dds)

Gambar 4.2 diatas menunjukkan hasil simulasi antara S-parameter yang terukur dengan S-parameter yang dimodelkan. Karena nilai S-parameter yang dimodelkan telah mendekati nilai S-parameter terukur, maka model rangkaian ATF-55143 dapat digunakan untuk proses selanjutnya.

4.2 Analisa kestabilan model linear dan nonlinear


Simulasi kestabilan dapat dilakukan dengan menggunakan menu *Amplifier Design Guide* yang ada pada ADS. Simulasi ini dilakukan pada frekuensi 1GHz – 5GHz. Berikut gambar rangkaian simulasinya :

S-Parameters, Noise Figure, Gain, Stability, Circles, and Group Delay versus Frequency



Gambar 4.3. StabilityAnalysis.dsn

Suatu rangkaian amplifier sangat direkomendasikan dalam keadaan *unconditionally stabil* pada semua rentang frekuensi. Hal ini bertujuan untuk menghindari terjadinya osilasi yang tidak diinginkan. Jika suatu amplifier terjadi osilasi, maka hal itu menandakan produk tersebut gagal. Untuk mendapatkan *unconditionally stabil*, maka nilai dari $K \geq 1$ dan $\{|\Delta| < 1 \text{ atau } B1 > 0 \text{ atau } B2 > 0\}$ atau juga bisa dilihat dari *geometric stability factor* ($\mu_{source} \geq 1$ atau $\mu_{load} \geq 1$). Parameter ini telah dijelaskan pada subbab 2.3 pada persamaan 2.73. Jika kondisi ini semua terpenuhi, maka amplifier tidak akan mengalami osilasi. Kondisi lingkungan seperti temperature juga dapat menghasilkan osilasi yang tidak diinginkan. Untuk mendapatkan kondisi kestabilan, s-parameter harus di analisa dalam kondisi yang ekstrim.



Gambar 4.4. StabilityAnalysis.dds

Gambar 4.4 diatas merupakan hasil simulasi pada gambar 4.3. Berikut ini perbandingan antara nilai parameter kestabilan hasil dari simulasi dengan perhitungan s-parameter terukur.

Tabel 4.5. Parameter Kestabilan

Parameter	Hasil Simulasi		Hasil Perhitungan		Target
	nonlinear	Linear	nonlinear	Linear	
K	0,631	0,470	0,6322	0,4688	≥ 1
μ_{source}	0,784	0,617	0,8243	0,6111	≥ 1
μ_{load}	0,676	0,530	0,9168	0,7017	≥ 1

S-parameter yang digunakan untuk perhitungan model linear berasal dari S-parameter yang telah terukur atau model linear (*model_linear.dds*). sedangkan untuk perhitungan model nonlinear berasal dari hasil simulasi model nonlinear (*Sparameter_model.dds*). Berdasarkan hasil simulasi dan perhitungan dapat disimpulkan bahwa transistor ATF-55143 dengan rangkaian *bias* ini masih belum

memenuhi kriteria kestabilan. Hal ini terjadi karena pada transistor ini belum dilakukan analisa *matching impedance*.


4.3 Analisa *matching impedance*

Berikut perbandingan nilai kapasitor dan induktor sebagai rangkaian *matching impedance* dari hasil simulasi linear dan nonlinear dengan perhitungan rumus :

Tabel 4.6. *Matching Impedance*


	Hasil Simulasi model NonLinear		Hasil Simulasi model Linear		Hasil Perhitungan	
	Kapasitor (pF)	Induktor (nH)	Kapasitor (pF)	Induktor (nH)	Kapasitor (pF)	Induktor (nH)
Input Matching	5,33834	1,78616	1,69807	1,8467	1,9618	2,0745
Output Matching	1,37046	3,6938	1,0428	3,51543	1,7002	3,8726

Hasil perhitungan diperoleh melalui persamaan (2.37) sampai (2.39) yang ada pada subbab 2.2. S-parameter yang digunakan dalam perhitungan adalah dari simulasi model linear. Untuk analisa *output matching*, nilai impedansi output yang digunakan adalah nilai konjugasinya. Dari ketiga hasil di atas telah diperoleh nilai yang hampir mendekati. Berikut ini grafik *return of loss* dari ketiga hasil di atas :



(a)

(b)



(c)


Gambar 4.5. (a) model nonlinear, (b) model linear, (c) hasil perhitungan

Dari ketiga hasil simulasi diperoleh nilai *return of loss* paling baik adalah pada model linear, sedangkan nilai *return of loss* yang kurang baik adalah pada hasil perhitungan. Sekalipun seperti itu, *return of loss* dari hasil perhitungan masih memenuhi standar, yaitu di bawah -10dB.

Simulasi diatas masih dilakukan dalam keadaan terpisah antara *input matching* dengan *output matching*. Rangkaian *matching* terpisah ini dapat dilihat pada file *matching_linear.dsn* dan *matching_nonlinear.dsn*. Pada *input matching* ini, nilai antara IRL, VSWR dengan *noise figure* saling berkebalikan. Jika nilai *input return loss* dan VSWR dalam kondisi baik, justru nilai *noise figure* akan semakin meningkat (buruk). Sedangkan jika *noise figure*nya dalam keadaan baik, IRL dan VSWR akan semakin buruk.

4.4 LNA Single stage


Sesuai dengan blok diagram rangkaian LNA, maka rangkaian penyesuaian impedansi ini harus digabung menjadi satu rangkaian yang terletak diantara transistor ATF-55143. Dari simulasi penyesuaian impedansi diatas masih dilakukan secara terpisah untuk input dan output *matching*nya. Pada saat dilakukan penggabungan rangkaian *matching*, terjadi ketidak *matching*-an. Hal ini menyebabkan *return loss* pada kedua sisi input dan output menjadi tidak baik. Hal ini terjadi karena rangkaian *matching* input dan output saling mempengaruhi. Olehkarena itu penyesuaian impedansi ini dilakukan dengan bantuan tuning pada ADS. Dengan fungsi tuning ini kita bisa mengatur nilai – nilai komponen supaya diperoleh hasil simulasi yang baik.



Gambar 4.6. *Tune Control*

Jadi pada dasarnya proses tuning ini merupakan proses iterasi yang dilakukan untuk mencapai hasil simulasi yang diinginkan. Rangkaian input *matching* yang digunakan adalah *pi-matching*. Hal ini dilakukan karena untuk mendapatkan *input return of loss* yang bagus dibandingkan dengan *L-matching*. Sedangkan pada rangkaian output *matching*nya menggunakan tipe *L-matching*. Selain itu agar mengurangi efek penggabungan rangkaian input dan output *matching*, maka pada rangkaian ini ditambahkan resistor 50 ohm pada bagian output. Berikut rangkaian LNA hasil penyesuaian impedansi dengan cara tuning.


LNA single stage :



Gambar 4.7. Single_stage_FR4.dsn

Berikut hasil dari simulasi *Single_stage_FR4.dsn* yang dapat dilihat pada *Single_stage_FR4.dds*.


Input dan Output matching :



Gambar 4.8. (a) IRL dan ORL, (b) VSWR input dan VSWR output, (c) IRL pada smith chart, (d) ORL pada smith chart

Dari hasil simulasi terlihat bahwa pada frekuensi 2,3 GHz antara IRL dan ORL telah memenuhi standar yaitu di bawah -10 dB. Sedangkan pada VSWR input dan output juga telah memenuhi standar yaitu mendekati 1.


Faktor Kestabilan :



Gambar 4.9. Faktor kestabilan

Dari grafik terlihat bahwa *LNA single stage* ini telah mencapai kondisi stabil atau *unconditional stable*. Parameter kestabilannya (K , μ_{source} , dan μ_{load}) telah lebih dari 1 dan hal ini menandakan LNA telah mencapai kondisi stabil.

Hasil Gain :



Gambar 4.10. Power, available, dan transducer Gain single stage

Berdasarkan faktor daya yang telah dijelaskan pada subbab 2.4 yang terdiri dari power gain (persamaan 2.60), *available gain* (persamaan 2.61), dan

transducer gain (persamaan 2.62). Dari grafik diatas terlihat ketiga factor daya tersebut. Untuk power gain diperoleh sebesar 16,279 dB, *available gain* sebesar 16,303 dB, dan *transducer gain* sebesar 16,239 dB. Seperti yang telah dijelaskan pada subbab 2.4 bahwa *transducer gain* memiliki 3 kondisi, berikut ini hasil simulasi yang menunjukkan ketiga kondisi tersebut :

- *Matched transducer power gain*

Sesuai dengan persamaan 2.65 Maka *gain*nya adalah sebesar 16,216 dB. Pada kondisi ini hanya terjadi penguatan pada transistor. Jadi *gain* ini merupakan gain dari transistor.

- Unilateral

Untuk menentukan apakah sistem unilateral atau tidak maka terlebih dahulu hitung *unilateral figure of merit* (U). Berdasarkan persamaan 2.69a maka diperoleh *unilateral figure of merit* (U) sebesar 0,003 atau -25,818 dB. Selain itu berdasarkan persamaan 2.69b diperoleh nilai $0,0942 < 1 < 1,006$. Hal ini menunjukkan bahwa *transducer gain*nya berada pada kondisi unilateral. Berikut hasil simulasi *transducer gain* pada kondisi unilateral (G_{TU}) sesuai dengan persamaan 2.66 :

Tabel 4.7. *Transducer gain unilateral single stage*

$G_{SU}(dB)$	$G_{OU}(dB)$	$G_{LU}(dB)$	$G_{TU}(dB)$
0,041	16,216	-0,017	16,239

Berdasarkan tabel 4.7 dapat terlihat bahwa pada rangkaian input *matching* menghasilkan gain sebesar 0,0041 dB, sedangkan untuk rangkaian output *matching* menghasilkan gain sebesar -0,017 dB.


- Maksimum *unilateral gain*

Berikut hasil simulasi untuk kondisi maksimum unilateral gain sesuai dengan persamaan 2.68 :

Tabel 4.8. Maksimum *unilateral single stage*

$G_{SU_MAX}(dB)$	$G_{OU_MAX}(dB)$	$G_{LU_MAX}(dB)$	$G_{TU_MAX}(dB)$
0,041	16,216	0,015	16,272

Selain ketiga faktor tersebut pada perancangan LNA ini juga diperoleh nilai gain maksimum seperti yang telah dijelaskan pada subbab 2.4.1. Berikut hasil simulasi gain maksimum :



Gambar 4.11. Gain transistor dan Maksimum Gain

Berdasarkan grafik terlihat bahwa LNA *single stage* ini memiliki gain sebesar 16,216 dB dan Maximum gain sebesar 16,316 dB. Gain ini merupakan gain dari transistor atau G_0 seperti yang telah dijelaskan pada subbab 2.4.1 persamaan 2.100. Maksimum gain pada grafik merupakan gain keseluruhan dari input, transistor dan output atau yang dikenal dengan *gain transducer*.

Tabel 4.9. Gain LNA single stage

G_S (dB)	G_0 (dB)	G_L (dB)	G_{Tmaks} (dB)
0,109	16,216	-0,009	16,316


Berikut nilai gain pada kondisi kestabilan seperti yang telah dijelaskan pada subbab 2.4.2 :

Tabel 4.10. Maksimum stabil *gain single stage*

$K = 1$ (dB)	$K > 1$ (dB)
19,627	16,316

Tabel 4.10 menunjukkan nilai *gain transducer* dengan kondisi kestabilan. Dapat kita lihat pada tepat saat mencapai kestabilan atau $K=1$, nilai gainnya dapat mencapai 19,627 dB. Sedangkan ketika nilai K nya mulai melebihi 1 ($K= 1,386$), maka nilai *gain transducernya* adalah sama seperti pada tabel 4.9, yaitu 16,316 dB.


Sensitivitas daya dan daya output :



Gambar 4.12. Sensitivitas dan daya output


Hasil simulasi diperoleh dengan cara memasukan persamaan (2.78) ke dalam simulasi. Dari hasil diatas diperoleh besar sensitivitas daya yang dapat diterima oleh LNA adalah -115,120 dBm. Pada persamaan (2.79) tentang *noise power* diperoleh sebesar -136,988 dBm. Dari grafik diatas juga terlihat bahwa untuk gain 16,316 dB akan diperoleh daya keluaran sebesar -98,805 dBm.

Hasil Noise :



Gambar 4.13. Noise figure dan Noise figure minimum


Lingkaran Gain dan Noise :




Gambar 4.14. Noise dan Gain Circle

Lingkaran yang berwarna biru menunjukkan daerah gain dengan masing – masing tingkatan. Lingkaran warna coklat menunjukkan daerah *noise* dengan masing-masing tingkatan. Fungsi lingkaran ini adalah untuk membantu dalam mendapatkan *gain* dan *noise* yang terbaik (*gain* tinggi dan *noise* kecil). Dari hasil simulasi diatas terlihat bahwa rangkaian LNA yang telah dibuat berada didalam lingkaran biru kecil dan lingkaran coklat kedua.

Harmonic Balance :



(a)



(b)


Gambar 4.15. (a) Daya Keluaran (f_l dan f_h) Vs Daya Input, (b) Spektrum Daya Keluaran (f_l dan f_h)

Berdasarkan grafik diatas maka nilai IIP3 dan OIP3 sebagai mana yang telah dijelaskan pada subbab 3.9 adalah sebagai berikut :

Tabel 4.11. IIP3 dan OIP3 lna single stage

IIP3		OIP3	
Upper IIP3	Lower IIP3	Upper OIP3	Lower OIP3
4,598	4,593	20,802	20,819


Setelah mengetahui daya keluaran pada kondisi nonlinear, maka berikut ini hasil gain transducer :



Gambar 4.16. Gain transducer

Dari grafik terlihat bahwa pada kondisi nonlinear terdapat 3 jenis gain yang dihasilkan, yaitu gain yang dihasilkan pada frekuensi *low side* dan frekuensi *high side*, serta gain transducer yang merupakan hasil penjumlahan daya yang berasal dari kedua sisi. Dari grafik terlihat bahwa ketiga nilai gain tersebut memiliki kondisi nonlinear dan baru mencapai kelinearan pada saat daya input sebesar -41 dBm untuk frekuensi *low side* dan *high side*. Sedangkan untuk gain transducernya baru mencapai kondisi linear atau kestabilan pada saat daya inputnya mencapai -45 dBm. Nilai gain pada saat mencapai kelinearan adalah 16,204 dB untuk *low side*, 16,225 dB untuk *high side*, dan 19,226 dB untuk *gain transducer*.

Nilai gain yang dihasilkan pada simulasi ini berbeda dengan nilai gain pada simulasi S-parameter. Hal ini terjadi karena nilai gain pada kondisi nonlinear memperhitungkan factor frekuensi harmonik (*low side* dan *high side*), sedangkan pada simulasi linear hanya mempertimbangkan frekuensi center (2,3 GHz). Namun perbedaannya tidak terlalu jauh. Selain parameter daya dan gain, hasil simulasi *noise* pada kondisi *nonlinear* juga menjadi parameter. Berikut ini hasil *noise figure* pada kondisi *nonlinear*.




Gambar 4.17. Nonlinear noise figure

Dari grafik *nonlinear noise* terlihat bahwa kestabilan *noise* baru tercapai pada saat daya inputnya -35 dbm. Pada kondisi ini besar *noise figure* yang dapat dicapai adalah sebesar 0,867 dB. Nilai *noise* ini sama dengan hasil pada simulasi linear.

4.5 LNA 3 stage

Selain dengan tuning agar bisa *matching* antara input dan output maka diperlukan rangkaian *buffer* sebagai penetralisir efek penggabungan rangkaian input dan output *matching*. Sehingga dengan rangkaian *buffer* ini, input tidak akan mempengaruhi output, begitu pula sebaliknya. Rangkaian *buffer* ini terdiri dari dua rangkaian *bias* amplifier ATF-55143 yang di tambahkan rangkaian *matching*. Jadi dengan rangkaian *buffer* ini menyebabkan amplifier menjadi 3 tingkat (amplifier 3 stage). Dengan amplifier menjadi 3 tingkat, maka *gain* yang dihasilkan pun menjadi 3 kali lebih besar dibandingkan amplifier 1 tingkat. Namun dari segi biaya, maka rangkaian amplifier 3 tingkat ini menjadi lebih mahal karena menggunakan komponen yang lebih banyak dibandingkan amplifier 1 tingkat. Terutama untuk komponen transistor ATF-55143 membutuhkan 3 buah dan komponen inilah yang memerlukan biaya yang cukup mahal.


LNA 3 stage



Gambar 4.18 LNA3stage_analog_FR4.dsn

Untuk mendapatkan rangkaian *matching* pada 3 tingkat ini perlu dilakukan kembali pengukuran impedansi pada bagian input dan output. Dengan menggunakan *smith chart utility* maka dengan mudah akan diperoleh nilai kapasitor dan induktor sebagai rangkaian *matching*. Berikut hasil dari simulasi yang dapat dilihat pada LNA3stage_analog_FR4.dds :


Input dan Output *matching* :



Gambar 4.19. (a) IRL dan ORL, (b) VSWR input dan VSWR output, (c) IRL pada smith chart, (d) ORL pada smith chart

Dari hasil simulasi terlihat bahwa pada frekuensi 2,3 GHz antara IRL dan ORL telah memenuhi standar yaitu di bawah – 10 dB. Sedangkan pada VSWR input dan output juga telah memenuhi standar yaitu mendekati 1.


Faktor kestabilan :



Gambar 4.20. Faktor kestabilan

Dari grafik terlihat juga bahwa pada LNA 3 stage ini telah mencapai kondisi stabil atau *unconditional stable*. Parameter kestabilannya (K , μ_{source} , dan μ_{load}) telah lebih dari 1 dan hal ini menandakan LNA telah mencapai kondisi stabil.

Hasil Gain :



Gambar 4.21. Power, available, dan transducer Gain 3 stage

Berdasarkan faktor daya yang telah dijelaskan pada subbab 2.4 yang terdiri dari power gain (persamaan 2.60), *available gain* (persamaan 2.61), dan *transducer gain* (persamaan 2.62). Dari grafik diatas terlihat ketiga faktor daya tersebut. Dari hasil simulasi LNA 3 stage ini nilai power gain dan transducer gain memiliki nilai yang sama, yaitu 44,778 dB. Sedangkan untuk nilai *available gain* memiliki nilai 44,786 dB. Seperti yang telah dijelaskan pada subbab 2.4 bahwa *transducer gain* memiliki 3 kondisi, berikut ini hasil simulasi yang menunjukkan ketiga kondisi tersebut :

- *Matched transducer power gain*

Sesuai dengan persamaan 2.65 Maka gainnya adalah sebesar 44,783 dB. Pada kondisi ini hanya terjadi penguatan pada transistor. Jadi gain ini merupakan gain dari transistor.

- Unilateral

Untuk menentukan apakah sistem unilateral atau tidak maka terlebih dahulu hitung *unilateral figure of merit* (U). Berdasarkan persamaan 2.69a maka diperoleh *unilateral figure of merit* (U) sebesar $6,468e-6$ atau -51,892 dB. Selain itu berdasarkan persamaan 2.69b diperoleh nilai $0,999 < 1 < 1,00001$. Hal ini menunjukkan bahwa *transducer gain*nya berada pada kondisi unilateral. Berikut hasil simulasi *transducer gain* pada kondisi unilateral (G_{TU}) sesuai dengan persamaan 2.66 :

Tabel 4.12. *Transducer gain unilateral 3 stage*

$G_{SU}(dB)$	$G_{OU}(dB)$	$G_{LU}(dB)$	$G_{TU}(dB)$
3,081e-4	44,783	-0,005	44,778

Berdasarkan tabel 4.12 dapat terlihat bahwa pada rangkaian input *matching* menghasilkan gain sebesar $3,08e-4$ dB, sedangkan untuk rangkaian output *matching* menghasilkan gain sebesar -0,005 dB.


- Maksimum unilateral gain

Berikut hasil simulasi untuk kondisi maksimum unilateral gain sesuai dengan persamaan 2.68 :

Tabel 4.13. Maksimum unilateral 3 stage

$G_{SU_MAX}(dB)$	$G_{OU_MAX}(dB)$	$G_{LU_MAX}(dB)$	$G_{TU_MAX} (dB)$
3,138e-4	44,783	0,002	44,786

Selain ketiga faktor tersebut pada perancangan LNA ini juga diperoleh nilai gain maksimum seperti yang telah dijelaskan pada subbab 2.4.1. Berikut hasil simulasi gain maksimum :



Gambar 4.22. Gain transistor dan Maksimum Gain

Berdasarkan grafik terlihat bahwa ketiga transistor ini memiliki Gain sebesar 44,783dB dan maksimum gain atau *gain transducer* sebesar 44,786 dB. Pada LNA 3 stage ini, *gain transducer* maksimum ini memiliki nilai yang sama dengan *available gain*. Maksimum gain pada grafik merupakan gain keseluruhan dari input, 3 transistor dan output atau yang dikenal dengan *gain transducer*.

Tabel 4.14. Gain LNA single stage

$G_S(dB)$	$G_0(dB)$	$G_L(dB)$	$G_{Tmaks} (dB)$
2,907e-4	44,783	0,002	44,786


Berikut nilai gain pada kondisi kestabilan seperti yang telah dijelaskan pada subbab 2.4.2 :

Tabel 4.15. Maksimum stabil gain

K = 1 (dB)	K > 1 (dB)
59,535	44,786

Tabel 4.15 menunjukkan nilai *gain transducer* dengan kondisi kestabilan. Dapat kita lihat pada tepat saat mencapai kestabilan atau $K=1$, nilai gainnya dapat mencapai 59,535 dB. Sedangkan ketika nilai K nya mulai melebihi 1 ($K= 14,941$), maka nilai *gain transducernya* adalah sama seperti pada tabel 4.14, yaitu 44,786 dB.


Sensitivitas daya dan daya output :



Gambar 4.23. Sensitivitas dan daya output


Dari hasil diatas diperoleh besar sensitivitas daya (2.78) yang dapat diterima oleh LNA adalah -115,460 dBm. Pada persamaan (2.79) tentang *noise power* diperoleh sebesar -136,988 dBm. Dari grafik diatas juga terlihat bahwa untuk gain 44,786 dB akan diperoleh daya keluaran sebesar -70,674 dBm.

Hasil Noise :



Gambar 4.24. Noise figure dan Noise figure minimum


Lingkaran Gain dan Noise :




Gambar 4.25. Noise dan Gain Circle

Lingkaran yang berwarna biru menunjukkan daerah gain dengan masing – masing tingkatan. Lingkaran warna coklat menunjukkan daerah *noise* dengan masing-masing tingkatan. Fungsi lingkaran ini adalah untuk membantu dalam mendapatkan gain dan *noise* yang terbaik (gain tinggi dan *noise* kecil). Dari hasil simulasi diatas terlihat bahwa rangkaian LNA yang telah dibuat berada didalam lingkaran biru kecil dan lingkaran coklat kecil.

Harmonik balance :



(a)



(b)


Gambar 4.26. (a) Daya Keluaran (f_l dan f_h) Vs Daya Input, (b) Spektrum Daya Keluaran (f_l dan f_h)

Berdasarkan grafik diatas maka nilai IIP3 dan OIP3 sebagai mana yang telah dijelaskan pada subbab 3.9 adalah sebagai berikut :

Tabel 4.16. IIP3 dan OIP3 lna 3 stage

IIP3		OIP3	
Upper IIP3	Lower IIP3	Upper OIP3	Lower OIP3
-24,876	-24,651	19,885	20,153


Setelah mengetahui daya keluaran pada kondisi nonlinear, maka berikut ini hasil gain transducer :



Gambar 4.27. Gain transducer

Dari grafik terlihat bahwa pada kondisi nonlinear terdapat 3 jenis gain yang dihasilkan, yaitu gain yang dihasilkan pada frekuensi *low side* dan frekuensi *high side*, serta gain transducer yang merupakan hasil penjumlahan daya yang berasal dari kedua sisi. Dari grafik terlihat bahwa ketiga nilai gain tersebut memiliki kondisi nonlinear dan baru mencapai kelinearan pada saat daya input sebesar -72 dBm untuk frekuensi *low side* dan *high side*. Sedangkan untuk gain transducernya baru mencapai kondisi linear atau kestabilan pada saat daya inputnya mencapai -81 dBm. Nilai gain pada saat mencapai kelinearan adalah 44,761 dB untuk *low side*, 44,805 dB untuk *high side*, dan 47,794 dB untuk *gain transducer*.

Nilai gain yang dihasilkan pada simulasi ini berbeda dengan nilai gain pada simulasi S-parameter. Hal ini terjadi karena nilai gain pada kondisi nonlinear memperhitungkan faktor frekuensi harmonik (*low side* dan *high side*), sedangkan pada simulasi linear hanya mempertimbangkan frekuensi center (2,3 GHz). Namun perbedaannya tidak terlalu jauh. Selain parameter daya dan gain, hasil simulasi *noise* pada kondisi *nonlinear* juga menjadi parameter. Berikut ini hasil *noise figure* pada kondisi *nonlinear*.




Gambar 4.28. *Nonlinear noise figure*


Dari grafik *nonlinear noise* terlihat bahwa kestabilan *noise* baru tercapai pada saat daya inputnya -58 dbm. Pada kondisi ini besar *noise figure* yang dapat dicapai adalah sebesar 0,528 dB. Nilai *noise* ini sama dengan hasil pada simulasi linear.

4.6 LNA mikrostrip single stage


Analisa selanjutnya adalah rancangan LNA yang berbasis mikrostrip. Seperti yang telah dijelaskan pada bab 3, pada perancangan mikrostrip ini semua rangkaian LNA analog akan dirubah kedalam bentuk mikrostrip. Komponen mikrostrip yang digunakan terdiri dari *mikrostrip line*, *mikrostrip TEE*, *mikrostrip rectangular induktor*, *mikrostrip thin film kapasitor*, dan *VIA* sebagai ground. Berikut rangkaian LNA single stage berbasis mikrostrip yang dapat dilihat pada *Single_stage_mikrostrip_FR4.dsn* :



Gambar 4.29. Single_stage_microstrip_FR4.dsn




Gambar 4.30. Layout Single_stage_microstrip_FR4.dds



Gambar 4.31. Bentuk 3 dimensi Single_stage_microstrip_FR4

Berikut hasil dari simulasi yang dapat dilihat pada Single_stage_microstrip_FR4.dds :


Input dan Output matching :



Gambar 4.32. (a) IRL dan ORL, (b) VSWR input dan VSWR output, (c) IRL pada smith chart, (d) ORL pada smith chart

Dari hasil simulasi terlihat bahwa pada frekuensi 2,3 GHz antara IRL dan ORL telah memenuhi standar yaitu di bawah -10 dB. Namun untuk nilai IRLnya tidak terlalu jauh dengan -10 dB sehingga nilai VSWRnya mendekati 2, yaitu pada nilai 1,614.


Faktor kestabilan :



Gambar 4.33. Faktor kestabilan

Dari grafik terlihat bahwa LNA mikrostrip single stage ini telah mencapai kondisi stabil atau *unconditional stable*. Parameter kestabilannya (K , μ_{source} , dan μ_{load}) telah lebih dari 1 dan hal ini menandakan LNA telah mencapai kondisi stabil.

Hasil Gain :



Gambar 4.34. Power gain, available gain, dan transducer gain pada LNA mikrostrip single stage

Grafik diatas merupakan faktor daya seperti yang telah dijelaskan pada subbab 2.4 yang terdiri dari power gain (persamaan 2.60), *available gain* (persamaan 2.61), dan *transducer gain* (persamaan 2.62). Dari hasil simulasi LNA mikrostrip single stage ini, nilai power gain 17,008dB, *available gain* memiliki

nilai 16,839 dB dan transducer gain memiliki nilai 16,769 dB. Seperti yang telah dijelaskan pada subbab 2.4 bahwa *transducer gain* memiliki 3 kondisi, berikut ini hasil simulasi yang menunjukkan ketiga kondisi tersebut :

- *Matched transducer power gain*

Sesuai dengan persamaan 2.65 Maka gainnya adalah sebesar 16,646 dB. Pada kondisi ini hanya terjadi penguatan pada transistor. Jadi gain ini merupakan gain dari transistor.

- Unilateral

Untuk menentukan apakah sistem unilateral atau tidak maka terlebih dahulu hitung *unilateral figure of merit* (U). Berdasarkan persamaan 2.69a maka diperoleh *unilateral figure of merit* (U) sebesar 0,01 atau -20 dB. Selain itu berdasarkan persamaan 2.69b diperoleh nilai $0,9977 < 1 < 1,002$. Hal ini menunjukkan bahwa *transducer gain*nya berada pada kondisi unilateral. Berikut hasil simulasi *transducer gain* pada kondisi unilateral (G_{TU}) sesuai dengan persamaan 2.66 :

Tabel 4.17. *Transducer gain unilateral LNA mikrostrip single stage*

G_{SU} (dB)	G_{OU} (dB)	G_{LU} (dB)	G_{TU} (dB)
0,124	16,646	-9,868e-4	16,769

Berdasarkan tabel 4.17 dapat terlihat bahwa pada rangkaian input *matching* menghasilkan gain sebesar 0,124 dB, sedangkan untuk rangkaian output *matching* menghasilkan gain sebesar -9,868e-4 dB.


- Maksimum unilateral gain

Berikut hasil simulasi untuk kondisi maksimum unilateral gain sesuai dengan persamaan 2.68 :

Tabel 4.18. Maksimum unilateral LNA mikrostrip single stage

G_{SU_MAX} (dB)	G_{OU_MAX} (dB)	G_{LU_MAX} (dB)	G_{TU_MAX} (dB)
0,246	16,646	3,533e-4	16,893

Selain ketiga faktor tersebut pada perancangan LNA ini juga diperoleh nilai gain maksimum seperti yang telah dijelaskan pada subbab 2.4.1. Berikut hasil simulasi gain maksimum :



Gambar 4.35. Gain transistor dan Maksimum Gain

Berdasarkan grafik terlihat bahwa transistor ini memiliki Gain sebesar 16,646dB dan maksimum gain atau *gain transducer* sebesar 16,997 dB. Pada LNA mikrostrip single stage ini, *gain transducer* maksimum ini memiliki nilai yang sama dengan *available gain*. Maksimum gain pada grafik merupakan gain keseluruhan dari input, transistor dan output atau yang dikenal dengan *gain transducer*.

Tabel 4.19. Gain LNA mikrostrip single stage

G_S (dB)	G_0 (dB)	G_L (dB)	G_{Tmaks} (dB)
0,482	16,646	-0,132	16,997


Berikut nilai gain pada kondisi kestabilan seperti yang telah dijelaskan pada subbab 2.4.2 :

Tabel 4.20. Maksimum stabil gain

$K = 1$ (dB)	$K > 1$ (dB)
19,722	16,997

Tabel 4.20 menunjukkan nilai *gain transducer* dengan kondisi kestabilan. Dapat kita lihat pada tepat saat mencapai kestabilan atau $K=1$, nilai gainnya dapat mencapai 19,722 dB. Sedangkan ketika nilai K nya mulai melebihi 1 ($K= 1,203$), maka nilai *gain transducernya* adalah sama seperti pada tabel 4.18, yaitu 16,997 dB.


Sensitivitas daya dan daya output :



Gambar 4.36. Sensitivitas dan daya output


Dari hasil diatas diperoleh besar sensitivitas daya (2.78) yang dapat diterima oleh LNA adalah -115,172 dBm. Pada persamaan (2.79) tentang *noise power* diperoleh sebesar -136,988 dBm. Dari grafik diatas juga terlihat bahwa untuk gain 44,786 dB akan diperoleh daya keluaran sebesar -98,175 dBm.

Hasil Noise :



Gambar 4.37. Noise figure dan Noise figure minimum


Lingkaran Gain dan Noise :




Gambar 4.38. Noise dan Gain Circle

Dari hasil simulasi diatas terlihat bahwa rangkaian LNA yang telah dibuat berada didalam lingkaran biru kecil dan lingkaran coklat kedua.

Harmonik balance :



(a)



(b)


Gambar 4.39. (a) Daya Keluaran (f_l dan f_h) Vs Daya Input, (b) Spektrum Daya Keluaran (f_l dan f_h)

Berdasarkan grafik diatas maka nilai IIP3 dan OIP3 sebagai mana yang telah dijelaskan pada subbab 3.9 adalah sebagai berikut :

Tabel 4.21. IIP3 dan OIP3 lna single stage mikrostrip

IIP3		OIP3	
Upper IIP3	Lower IIP3	Upper OIP3	Lower OIP3
4,262	3,73	20,894	20,389


Setelah mengetahui daya keluaran pada kondisi nonlinear, maka berikut ini hasil gain transducer :



Gambar 4.40. Gain transducer

Dari grafik terlihat bahwa pada kondisi nonlinear terdapat 3 jenis gain yang dihasilkan, yaitu gain yang dihasilkan pada frekuensi *low side* dan frekuensi *high side*, serta gain transducer yang merupakan hasil penjumlahan daya yang berasal dari kedua sisi. Dari grafik terlihat bahwa ketiga nilai gain tersebut memiliki kondisi nonlinear dan baru mencapai kelinearan pada saat daya input sebesar -41 dBm untuk frekuensi *low side* dan *high side*. Sedangkan untuk gain transducernya baru mencapai kondisi linear atau kestabilan pada saat daya inputnya mencapai -48 dBm. Nilai gain pada saat mencapai kelinearan adalah 16,632 dB untuk *low side*, 16,659 dB untuk *high side*, dan 19,657 dB untuk *gain transducer*.

Nilai gain yang dihasilkan pada simulasi ini berbeda dengan nilai gain pada simulasi S-parameter. Hal ini terjadi karena nilai gain pada kondisi nonlinear memperhitungkan faktor frekuensi harmonik (*low side* dan *high side*), sedangkan pada simulasi linear hanya mempertimbangkan frekuensi center (2,3 GHz). Namun perbedaannya tidak terlalu jauh. Selain parameter daya dan gain, hasil simulasi *noise* pada kondisi *nonlinear* juga menjadi parameter. Berikut ini hasil *noise figure* pada kondisi *nonlinear*.




Gambar 4.41. *Nonlinear noise figure*


Dari grafik *nonlinear noise* terlihat bahwa kestabilan *noise* baru tercapai pada saat daya inputnya -51 dbm. Pada kondisi ini besar *noise figure* yang dapat dicapai adalah sebesar 0,816 dB. Nilai *noise* ini sama dengan hasil pada simulasi linear.

4.7 LNA mikrostrip 3 stage


Setelah merancang LNA *single stage* yang berbasis mikrostrip, maka perancangan selanjutnya adalah LNA 3 *stage* yang berbasiskan mikrostrip. Hal ini dilakukan seperti yang telah dijelaskan pada analisa LNA 3 *stage analog* sebelumnya bahwa LNA 3 *stage* ini memiliki keuntungan dalam hal gain yang tinggi dan *return loss* yang baik. Selain itu LNA 3 *stage* juga berfungsi sebagai rangkaian *buffer*. Seperti yang telah dijelaskan pada analisa LNA 3 *stage analog* bahwa rangkaian *buffer* ini bertujuan untuk menyangga input dan output sehingga antara input dan output tidak akan saling mempengaruhi. Namun sekali lagi bahwa LNA 3 *stage* ini akan lebih mahal dibandingkan dengan yang *single stage*. Berikut rangkaian LNA 3 *stage microstrip* yang dapat dilihat pada LNA3stage_microstrip_FR4.dsn :



Gambar 4.42. LNA3stage_microstrip_FR4.dsn




Gambar 4.43. Layout LNA3stage_microstrip_FR4



Gambar 4.44. LNA3stage_microstrip_FR4 3 dimensi

Berikut hasil dari simulasi yang dapat dilihat pada LNA3stage_microstrip_FR4.dds :


Input dan Output matching :



Gambar 4.45. (a) IRL dan ORL, (b) VSWR input dan VSWR output, (c) IRL pada smith chart, (d) ORL pada smith chart

Dari hasil simulasi terlihat bahwa pada frekuensi 2,3 GHz antara IRL dan ORL telah memenuhi standar yaitu di bawah -10 dB. Untuk IRL diperoleh sebesar $-46,418$ dB dan untuk ORL sebesar $-59,412$ dB. Untuk gambar c dan d terlihat nilai impedansinya sudah mendekati 1 baik untuk *input* maupun *output matching*.


Faktor kestabilan :



Gambar 4.46. Faktor kestabilan

Dari grafik terlihat bahwa LNA mikrostrip 3 stage ini telah mencapai kondisi stabil atau *unconditional stable*. Parameter kestabilannya (K , μ_{source} , dan μ_{load}) telah lebih dari 1 dan hal ini menandakan LNA telah mencapai kondisi stabil.

Hasil Gain :



Gambar 4.47. Power gain, available gain, dan transducer gain pada LNA mikrostrip single stage

Grafik diatas merupakan faktor daya seperti yang telah dijelaskan pada subbab 2.4 yang terdiri dari power gain (persamaan 2.60), *available gain* (persamaan 2.61), dan *transducer gain* (persamaan 2.62). Dari hasil simulasi LNA *mikrostrip 3 stage* ini, nilai ketiga faktor gain memiliki nilai yang sama, yaitu sebesar 45,276dB. Hal ini dikarenakan nilai gain pada rangkaian input dan out put

sangat kecil, yaitu G_S $1,009e-4$ dB dan G_L $4,831e-6$ dB. Sedangkan untuk gain ketiga transistor menjadi 45,276 dB. Seperti yang telah dijelaskan pada subbab 2.4 bahwa *transducer gain* memiliki 3 kondisi, berikut ini hasil simulasi yang menunjukkan ketiga kondisi tersebut :

- *Matched transducer power gain*

Sesuai dengan persamaan 2.65 Maka gainnya adalah sebesar 45,276 dB. Pada kondisi ini hanya terjadi penguatan pada ketiga transistor. Jadi gain ini merupakan gain dari ketiga transistor.

- Unilateral

Untuk menentukan apakah sistem unilateral atau tidak maka terlebih dahulu hitung *unilateral figure of merit* (U). Berdasarkan persamaan 2.69a maka diperoleh *unilateral figure of merit* (U) sebesar $1,913e-7$ atau $-67,18$ dB. Selain itu berdasarkan persamaan 2.69b diperoleh nilai $0,999999614 < 1 < 1,000000383$. Hal ini menunjukkan bahwa *transducer gain* berada pada kondisi unilateral. Berikut hasil simulasi *transducer gain* pada kondisi unilateral (G_{TU}) sesuai dengan persamaan 2.66 :

Tabel 4.22. *Transducer gain unilateral* LNA mikrostrip single stage

G_{SU} (dB)	G_{OU} (dB)	G_{LU} (dB)	G_{TU} (dB)
$8,653e-5$	45,276	$-1,319e-4$	45,276

Berdasarkan tabel 4.22 dapat terlihat bahwa pada rangkaian input *matching* menghasilkan gain sebesar $8,653e-5$ dB, sedangkan untuk rangkaian output *matching* menghasilkan gain sebesar $-1,319e-4$ dB.


- Maksimum unilateral gain

Berikut hasil simulasi untuk kondisi maksimum unilateral gain sesuai dengan persamaan 2.68 :

Tabel 4.23. Maksimum unilateral LNA mikrostrip single stage

G_{SU_MAX} (dB)	G_{OU_MAX} (dB)	G_{LU_MAX} (dB)	G_{TU_MAX} (dB)
$9,909e-5$	45,276	$4,973e-6$	45,276

Selain ketiga faktor tersebut pada perancangan LNA ini juga diperoleh nilai gain maksimum seperti yang telah dijelaskan pada subbab 2.4.1. Berikut hasil simulasi gain maksimum :



Gambar 4.48. Gain transistor dan Maksimum Gain

Berdasarkan grafik terlihat bahwa transistor ini memiliki Gain sebesar 45,276dB dan maksimum gain atau *gain transducer* sebesar 45,276 dB. Maksimum gain pada grafik merupakan gain keseluruhan dari input, transistor dan output atau yang dikenal dengan *gain transducer*.

Tabel 4.24. Gain LNA mikrostrip 3 stage

G_S (dB)	G_0 (dB)	G_L (dB)	G_{Tmaks} (dB)
1,009e-4	45,276	4,831e-6	45,276

Berikut nilai gain pada kondisi kestabilan seperti yang telah dijelaskan pada subbab 2.4.2 :


Tabel 4.25. Maksimum stabil gain

$K = 1$ (dB)	$K > 1$ (dB)
59,544	45,276

Tabel 4.25 menunjukkan nilai *gain transducer* dengan kondisi kestabilan. Dapat kita lihat pada tepat saat mencapai kestabilan atau $K=1$, nilai gainnya dapat mencapai 59,544 dB. Sedangkan ketika nilai K nya mulai melebihi 1 ($K= 13,376$),

maka nilai *gain transducernya* adalah sama seperti pada tabel 4.18, yaitu 45,276 dB.


Sensitivitas daya dan daya output :



Gambar 4.49. Sensitivitas dan daya output


Dari hasil diatas diperoleh besar sensitivitas daya (2.78) yang dapat diterima oleh LNA adalah -115,391 dBm. Pada persamaan (2.79) tentang *noise power* diperoleh sebesar -136,988 dBm. Dari grafik diatas juga terlihat bahwa untuk *gain* 44,786 dB akan diperoleh daya keluaran sebesar -70,114 dBm.

Hasil Noise :



Gambar 4.50. Noise figure dan Noise figure minimum


Lingkaran Gain dan Noise :




Gambar 4.51. Noise dan Gain Circle

Dari hasil simulasi diatas terlihat bahwa rangkaian LNA yang telah dibuat berada didalam lingkaran biru terkecil dan lingkaran coklat terkecil.

Harmonik balance :





(b)


Gambar 4.52. (a) Daya Keluaran (f_l dan f_h) Vs Daya Input, (b) Spektrum Daya Keluaran (f_l dan f_h)

Berdasarkan grafik diatas maka nilai IIP3 dan OIP3 sebagai mana yang telah dijelaskan pada subbab 3.9 adalah sebagai berikut :

Tabel 4.26. IIP3 dan OIP3 lna 3 stage mikrostrip

IIP3		OIP3	
Upper IIP3	Lower IIP3	Upper OIP3	Lower OIP3
-25,833	-25,886	19,419	19,412


Setelah mengetahui daya keluaran pada kondisi nonlinear, maka berikut ini hasil gain transducer :



Gambar 4.53. Gain Transducer

Dari grafik terlihat bahwa ketiga nilai gain tersebut memiliki kondisi nonlinear dan baru mencapai kelinearan pada saat daya input sebesar -73 dBm untuk frekuensi *low side* dan *high side*. Sedangkan untuk gain transducernya baru mencapai kondisi linear atau kestabilan pada saat daya inputnya mencapai -71 dBm. Nilai gain pada saat mencapai kelinearan adalah 45,252 dB untuk *low side*, 45,299 dB untuk *high side*, dan 48,286 dB untuk *gain transducer*.

Nilai gain yang dihasilkan pada simulasi ini berbeda dengan nilai gain pada simulasi S-parameter. Hal ini terjadi karena nilai gain pada kondisi nonlinear memperhitungkan faktor frekuensi harmonik (*low side* dan *high side*), sedangkan pada simulasi linear hanya mempertimbangkan frekuensi center (2,3 GHz). Namun perbedaannya tidak terlalu jauh. Selain parameter daya dan gain, hasil simulasi *noise* pada kondisi *nonlinear* juga menjadi parameter. Berikut ini hasil *noise figure* pada kondisi *nonlinear*.



Gambar 4.54. *Nonlinear noise figure*

Dari grafik *nonlinear noise* terlihat bahwa kestabilan *noise* baru tercapai pada saat daya inputnya -63 dbm. Pada kondisi ini besar *noise figure* yang dapat dicapai adalah sebesar 0,597 dB. Nilai *noise* ini sama dengan hasil pada simulasi linear.

BAB 5

KESIMPULAN

Berdasarkan uraian diatas, dapat kita ambil beberapa kesimpulan, diantaranya adalah :

- 1 *Low Noise amplifier* ini dirancang dengan tiga bagian utama, yaitu transistor sebagai penguat, rangkaian DC *bias*, dan rangkaian *matching*.
- 2 LNA dapat menghasilkan gain dengan *noise* yang kecil.
- 3 Rangkaian DC *bias* bertujuan untuk menjaga arus DC yang melalui transistor.
- 4 Rangkaian *matching* terdiri dari input *matching* dan output *matching*. Rangkaian ini berfungsi untuk memperbaiki input return of loss (IRL) dan output return of loss (ORL)
- 5 Pada kondisi nonlinear terjadi ketidak linearan antara daya input dengan daya yang dihasilkan. Dalam hal ini terjadi penurunan gain transducer yang dihasilkan. Penurunan ini terjadi akibat adanya pendistribusian daya selain di frekuensi pusat.
- 6 Jika diambil nilai rata-rata pada parameter utama (Gain transducer, Noise figure, dan Sensitivitas) dengan rentang daya input -10 dbm sampai -110 dbm, maka performansi yang paling baik diantara keempat jenis LNA adalah LNA mikrostrip dengan 3 tingkat.
- 7 Rangkaian LNA yang telah dirancang dapat bekerja dengan baik pada pita frekuensi 2,3 GHz kondisi linear yang diperuntukan untuk *mobile WiMax* 802.16e. Hal ini dapat dilihat pada lampiran 2.

DAFTAR ACUAN

- [1] *Agilent ATF-55143 Low Noise Enhancement Mode Pseudomorphic HEMT in a Surface Mount Plastic Package*, Datasheet, Agilent Technologies.
- [2] Application Note 5294 : *Low Noise Amplifier 2300 GHz Amplifier*, Avago Technologies.
- [3] Application Note 5328 : *3,5 GHz WiMAX Low Noise Amplifier for CPE and BTS Application Using ATF-551M4*. Avago Technologies.
- [4] Bahl, Inder, *Lumped Elements for RF and Microwave Circuits*. Norwood : Artech House, Inc, 2003.
- [5] Banerjee, Bhaskar., "Power Amplifier-1", EE7V82, Advanced RF IC Design.
- [6] Burghartz, Joachim N., "RF Circuit Design Aspect of Spiral Inductors on Silicon," *IEEE J. Solid-State Circuits*, vol. 33, no.12, Desember. 1998.
- [7] C. P. Yue dan S. Simon W, "Design Strategy of On-Chip Inductors for Highly Integrated RF Systems," Invited Paper.
- [8] C.P Yue dan S. Simon W, "Physical Modeling of Spiral Inductor on Silicon". *IEEE Transaction on electron devices*, vol.47, no. 3, Maret 2000
- [9] Dirjen Postel. "Persyaratan Teknis Alat dan Perangkat Telekomunikasi Base Station Broadband Wireless Access (BWA) nomadic pada pita frekuensi 2,3 GHz.." 13 Juni 2009.
<<http://www.postel.go.id/content/ID/regulasi/standardisasi/kepdir/kepdirjen%20base%20station%20bwa.doc>>
- [10] H. M. Greenhouse, "Design of planar rectangular microelectronic inductors," *IEEE Trans. Parts, Hybrids, Pack.*, vol. PHP-10, pp. 101–109, June 1974.
- [11] Husein, Arshad. *Advanced RF Engineering for Wireless System and Network*. New York : John Wiley and Sons, Inc, 2005.
- [12] " Impedance Matching "
<<http://www.nic.unud.ac.id/~wiharta/elkom/materi/Matching%20Impedance.pdf>>

- [13] “Intermodulation distortion, cross modulation and intercept point,” 13 juni 2009.
<<http://www.radioelectronics.com/info/receivers/overload/crossmodulation-intermodulation-intercept-point.php>>
- [14] Loumeau, L, et al., *Analog to Digital Conversion : Technical Aspect*. 2002
- [15] M. E. Goldfarb dan R. A. Puce1, "Modeling Via Hole Grounds in Microstrip," *IEEE Microwave and Guided Wave Letters*, vol. 1, No. 6, pp. 135-137, June 1991.
- [16] Payne, Ken., "Practical RF Amplifier Design Using the Available Gain Procedure And the Advanced Design System EM/Circuit Co-Simulation Capability"
- [17] Pozar, David M. *Microwave Engineering*, 2nd ed. New York : Wiley and Sons, 1998.
- [18] Pozar, David M. *Microwave and RF Design of Wireless System*. New York : John Wiley and Sons, Inc, 2001.
- [19] “Standing Wave Ratio,” Wikipedia. 13 Juni 2009.
<http://en.wikipedia.org/wiki/Standing_wave_ratio>
- [20] Surjono, Herman D. 2001. “Elektronika Analog I”.
<<http://www.elearning-jogja.org/file.php/43/ElektronikaAnalog1ch4biaspembagi.pdf>>
- [21] Syed Hassan, Syed Idris. *Chapter 3 : Matching and Tuning*. Sch of Elect and Electron Eng, Engineering Campus USM.
- [22] The Institute of Electrical and Electronics Engineers, Inc. *Amandement 2 : Physical and Medium Access Control Layer for Combined Fixed and Mobile Operation in Licensed Bands and Corrigendum 1*. New York : IEEE, 28 February 2006.

DAFTAR PUSTAKA

“ Amplifier Design Tutorial “

<<http://www.zen118213.zen.co.uk/RFMicrowaveTheoryFiles/Amptutorial.pdf>>

C. P. Yue, C. Ryu, J. Lau, T. H. Lee, dan S. S. Wong, “A physical model for planar spiral inductors on silicon,” in *Int. Electron Devices Meet. Tech. Dig.*, Dec. 1996, pp. 155–158.

Collin, Robert E, *Foundation for Microwave Engineering*, 2nd ed. New York : McGraw-Hill, Inc, 1992.

E. Laermans, J. De Geest, D. De Zutter, F. Olyslager, S. Sercu, and D. Morlion, “Modeling complex via hole structures,” in *Proc. 10th Topical Meeting Elect. Performance Electron. Packag.*, Cambridge, MA, Oct. 2001, pp. 149–152.

E. Laermans, J. De Geest, D. De Zutter, F. Olyslager, S. Sercu, and D. Morlion, “Modeling differential via holes,” in *Proc. 9th Topical Meeting Elect. Performance Electron. Packag.*, Scottsdale, AZ, Oct. 2000, pp. 127–130.

Edward, T.C, dan Steer, M.B, *Foundation of Interconnect and Microstrip Design, Third Edition*. New York : John Wiley & Sons, Ltd, 2000.

Edwards, Terry, *Foundation of Microstrip circuit Design, Second Edition*. New York : John Wiley & Sons, Ltd, 1992.

Hese, Jan Van., “Accurate Modeling of Spiral Inductors on Silicon for Wireless RF IC designs”. Agilent EEsof EDA.

J. R. Long., dan M. A. Copeland, “The modeling, characterization, and design of monolithic inductors for silicon RFIC’s”. *J. Solid-State Circuits*, Vol. 32, pp. 357–369, Mar. 1997.

K. B. Ashby *et al.*, “High Q inductors for wireless applications in a complementary silicon bipolar process,” *IEEE J. Solid-State Circuits*, vol. 31, pp. 4–9, Jan. 1996.

Lu, Xiao. “Building a 3,3 to 3,8 GHz 802.16a WiMAX LNA on FR4 Material”. November 2008. <<http://www.mwjjournal.com/>>

Niknejad, Ali M., "Analysis, Design, and Optimization of Spiral Inductors and Transformers for Si RF ICs". College of Engineering University of California, Berkeley.

Q. Gu, Y. E. Yang, dan M. A. Tassoudji, "Modeling and analysis of vias in multilayered integrated circuits," *IEEE Trans. Microwave Theory Tech.*, vol. 41, pp. 206–214, Feb. 1993.

Varma, Hari., Kunder, Nisha., dan Daruwalla, Kerman. *Low Noise Amplifier Design Project*.

Yue, C. Patrick, "On-chip spiral inductors with patterned ground shields for Si-based RF IC's," *IEEE J. Solid-State Circuits*, vol. 33, pp. 743–752, May 1998.

Lampiran 1 : Datasheet ATF-55143

Agilent ATF-55143 Low Noise Enhancement Mode Pseudomorphic HEMT in a Surface Mount Plastic Package
Data Sheet




Description:
Agilent Technologies' ATF-55143 is a high dynamic range, very low noise, single supply E-PHEMT housed in a 4-lead SC-70 (SOT-343) surface mount plastic package.

The combination of high gain, high linearity and low noise makes the ATF-55143 ideal for cellular/PCS handsets, wireless data systems (WLL/RL, WLAN and MMDS) and other systems in the 450 MHz to 6 GHz frequency range.

Surface Mount Package SOT-343



Pin Connections and Package Marking



Note:
Top View Package marking provides orientation and identification

"5F" = Device Code
"X" = Data code character identifies month of manufacture.

Features

- High linearity performance
- Single Supply Enhancement Mode Technology¹⁾
- Very low noise figure
- Excellent uniformity in product specifications
- 400 micron gate width
- Low cost surface mount small plastic package SOT-343 (4 lead SC-70)
- Topo-and-Flool packaging option available

Specifications

- 2 GHz: 2.7V, 10 mA (Typ.)
- 26.2 dBm output 3rd order intercept
 - 16.4 dBm output power at 1 dB gain compression
 - 0.8 dB noise figure
 - 17.7 dB associated gain

Applications

- Low noise amplifier for cellular/PCS handsets
- LNA for WLAN, WLL/RL and MMDS applications
- General purpose discrete E-PHEMT for other ultra low noise applications

Note:

1. Enhancement mode tech requires positive bias, that by eliminating the need for the negative gate voltage associated with conventional depletion mode devices.



ATF-66143 Absolute Maximum Ratings⁽¹⁾

Symbol	Parameter	Units	Absolute Maximum
V_{DS}	Drain-Source Voltage ⁽²⁾	V	15
V_{GS}	Gate-Source Voltage ⁽³⁾	V	-5 to 1
V_{GD}	Gate-Drain Voltage ⁽²⁾	V	15
I_{DS}	Drain Current ⁽⁴⁾	mA	100
I_{GS}	Gate Current ⁽⁵⁾	mA	1
P_{tot}	Total Power Dissipation ⁽⁶⁾	mW	220
$P_{in,max}$	RF Input Power ⁽⁷⁾	dBm	3
T_{ch}	Channel Temperature	°C	150
T_{stg}	Storage Temperature	°C	-65 to 150
$R_{\theta j-c}$	Thermal Resistance ⁽⁸⁾	°C/W	235
	ESD (Human Body Model)	V	200
	ESD (Machine Model)	V	25

- Notes:**
- Operation of this device above any one of these parameters may cause permanent damage.
 - Assumes DC quiescent conditions.
 - Storage lead temperature is 25°C. Define 4.3 mW/°C for $T_{ch} > 87^\circ\text{C}$.
 - Thermal resistance measured using 100°C liquid crystal measurement method.
 - Device can safely handle ± 3 dBm RF input power as long as I_{GS} is limited to 1 mA. I_{GS} at $P_{in,max}$ level is base circuit dependent. See applications section for additional information.




Figure 1. Typical I-V Curves.
($I_{GS} = 0.1$ V per step)

Product Consistency Distribution Charts^(6,7)




Figure 2. I_{DS} @ 2.7V, 10mA.
LSL = 22.0, Normal = 24.02




Figure 3. Gain @ 2.7V, 10mA.
LSL = 16.5, USL = 18.5, Normal = 17.7




Figure 4. NF @ 2.7V, 10mA.
USL = 9.0, Normal = 8.6

- Notes:**
- Distribution data sample size is 300 samples taken from different lots. Future lots also used for this product may have nominal values anywhere between the upper and lower limits.
 - Measurements made on production test board. This circuit represents a trade-off between an optimal noise match and a realizable match based on production test equipment. Circuit losses have been de-embedded from actual measurements.

ATF-65143 Electrical Specifications

$T_A = 25^\circ\text{C}$, RF parameters measured in a test circuit for a typical device

Symbol	Parameter and Test Condition	Units	Min.	Typ. ⁽¹⁾	Max.	
V_{GS}	Operational Gate Voltage	$V_{GS} = 2.7\text{V}$, $I_{DS} = 10\text{mA}$	V	0.3	0.67	0.65
V_{th}	Threshold Voltage	$V_{GS} = 2.7\text{V}$, $I_{DS} = 2\text{mA}$	V	0.16	0.37	0.53
I_{DS}	Saturated Drain Current	$V_{GS} = 2.7\text{V}$, $V_{GS} = 0\text{V}$	μA	—	0.1	3
G_m	Transconductance	$V_{GS} = 2.7\text{V}$, $g_m = \Delta I_{DS} / \Delta V_{GS}$, $\Delta V_{GS} = 0.75 - 0.7 = 0.05\text{V}$	mA/V	110	220	265
I_{GS}	Gate Leakage Current	$V_{GS} = V_{GS} = -2.7\text{V}$	μA	—	—	95
NF	Noise Figure ⁽²⁾	$f = 2\text{GHz}$: $V_{GS} = 2.7\text{V}$, $I_{DS} = 10\text{mA}$	dB	—	0.8	0.9
		$f = 900\text{MHz}$: $V_{GS} = 2.7\text{V}$, $I_{DS} = 10\text{mA}$	dB	—	0.3	—
G _s	Associated Gain ⁽²⁾	$f = 2\text{GHz}$: $V_{GS} = 2.7\text{V}$, $I_{DS} = 10\text{mA}$	dB	15.5	17.7	18.5
		$f = 900\text{MHz}$: $V_{GS} = 2.7\text{V}$, $I_{DS} = 10\text{mA}$	dB	—	21.8	—
OIP ₃	Output 3 rd Order Intermod. Power ⁽²⁾	$f = 2\text{GHz}$: $V_{GS} = 2.7\text{V}$, $I_{DS} = 10\text{mA}$	dBm	22.0	24.2	—
		$f = 900\text{MHz}$: $V_{GS} = 2.7\text{V}$, $I_{DS} = 10\text{mA}$	dBm	—	22.3	—
P _{1dB}	1dB Compressed Output Power ⁽²⁾	$f = 2\text{GHz}$: $V_{GS} = 2.7\text{V}$, $I_{DS} = 10\text{mA}$	dBm	—	14.4	—
		$f = 900\text{MHz}$: $V_{GS} = 2.7\text{V}$, $I_{DS} = 10\text{mA}$	dBm	—	14.2	—

Notes:

- Measurements obtained using production test board described in Figure 5.
- Typical values determined from a sample size of 500 parts from 8 wafers.




Figure 3. Block diagram of 2 GHz production test board used for Noise Figure, Associated Gain, P_{1dB}, OIP₃, and IP₃ measurements. This circuit represents a trade-off between an optimal noise match, maximum OIP₃ match and associated impedance matching circuit losses. Circuit losses have been de-embedded from actual measurements.

ATF-55143 Typical Scattering Parameters, $V_{DS} = 2.7V$, $I_{DS} = 10\text{ mA}$

Freq. GHz	S_{11}			S_{21}			S_{12}			S_{22}			MSG/MAG dB
	Mag.	Ang.	dB	Mag.	Ang.	Mag.	Ang.	Mag.	Ang.	Mag.	Ang.	dB	
0.1	0.998	-6.4	20.95	11.044	174.9	0.006	98.2	0.819	-3.3	32.85			
0.5	0.963	-31.2	20.46	10.549	155	0.026	70.4	0.796	-19.1	28.08			
0.8	0.956	-53.8	19.68	9.641	137.5	0.043	57.3	0.737	-32	23.51			
1.0	0.951	-58.2	19.44	9.376	133.4	0.047	54.4	0.72	-34.7	23.00			
1.5	0.794	-83	18.21	8.133	115.6	0.06	42.2	0.651	-46	21.32			
1.9	0.732	-98.5	17.25	7.284	103.3	0.068	34.4	0.602	-52.9	20.50			
2.0	0.718	-103.4	17.01	7.067	100.6	0.07	32.6	0.592	-54.5	20.05			
2.5	0.655	-122.3	15.94	6.367	87.1	0.076	24.8	0.539	-61.3	19.16			
3.0	0.608	-140.2	14.96	5.599	74.8	0.082	17.9	0.485	-67.3	18.34			
4.0	0.553	-175.9	13.28	4.615	51.7	0.089	5.6	0.39	-80.1	17.15			
5.0	0.548	150.9	11.74	3.882	30.2	0.092	-5.4	0.321	-94.7	16.23			
6.0	0.556	123.9	10.30	3.272	10.3	0.094	-14.6	0.280	-109	15.63			
7.0	0.573	100.9	9.04	2.83	-8.3	0.096	-23.9	0.247	-124.1	15.27			
8.0	0.590	78.6	7.89	2.461	-26.5	0.096	-32.8	0.204	-134.3	15.16			
9.0	0.625	56.4	6.94	2.224	-44.3	0.102	-38	0.152	-146.7	15.82			
10.0	0.699	39.2	6.03	2.002	-53.8	0.112	-43.7	0.098	-166.8	16.34			
11.0	0.752	22.7	4.89	1.755	-82.3	0.115	-61.1	0.112	100	16.24			
12.0	0.789	8.4	3.78	1.546	-99.8	0.12	-72.4	0.167	62.3	16.17			
13.0	0.815	-7	2.78	1.378	-117.8	0.122	-84.7	0.211	37	16.93			
14.0	0.838	-22.6	1.81	1.231	-137	0.124	-98.3	0.274	12.6	17.1			
15.0	0.852	-37.2	0.97	1.044	-159.3	0.119	-111.8	0.287	-7.6	17.14			
16.0	0.856	-50.5	-1.27	0.884	-173.3	0.113	-124.4	0.491	-21.5	5.78			
17.0	0.872	-58.7	-2.73	0.730	171.9	0.111	-135.6	0.568	-35.9	5.49			
18.0	0.915	-70	-3.96	0.634	156	0.107	-149.4	0.628	-51.2	6.84			

Typical Noise Parameters, $V_{DS} = 2.7V$, $I_{DS} = 10\text{ mA}$

Freq. GHz	F_{min} dB	Γ_{opt} Mag.	Γ_{opt} Ang.	$R_{n,50}$	G_n dB
0.5	0.2	0.64	18	0.12	25.29
0.9	0.26	0.58	22.7	0.12	23.24
1.0	0.27	0.54	26	0.12	22.76
1.9	0.39	0.54	48.3	0.11	18.01
2.0	0.4	0.54	49.9	0.11	18.66
2.4	0.48	0.45	59.8	0.1	17.25
3.0	0.57	0.39	75.6	0.09	15.89
3.9	0.72	0.26	106.7	0.07	13.79
5.0	0.88	0.2	167.5	0.06	12.26
5.8	1.02	0.22	-154.8	0.07	11.52
6.0	1.04	0.21	-147.8	0.08	11.37
7.0	1.19	0.26	-107.9	0.13	10.76
8.0	1.39	0.32	-75	0.23	10.2
9.0	1.54	0.41	-51.6	0.36	9.48
10.0	1.65	0.53	-33.6	0.54	8.38





Figure 29. MSG/MAG and IS_{21}^2 vs. Frequency at 2.7V, 10mA.

Notes:

- F_{min} values at 2 GHz and higher are based on measurements while the F_{min} below 2 GHz have been extrapolated. The F_{min} values are based on a set of 16 noise figure measurements made at 16 different impedances using an ATN NPS test system. From these measurements a true F_{min} is calculated. Refer to the noise parameter application section for more information.
- S and noise parameters are measured on a microstrip line made on 0.025 inch thick alumina ceramic. The input reference plane is at the end of the gate lead. The output reference plane is at the end of the drain lead. The parameters include the effect of four plated through via holes connecting source and drain pads on the test carrier to the microstrip input plane on the bottom side of the carrier. Two 0.030 inch diameter via holes are placed


ATF-55143 Die Model



Advanced_Curice2_Model

MESFETM1	Rf=	Cri=0. F	N=
NFET=yes	Gscap=2	Gsfwd=	Fnc=1 MHz:
PFET=no	Cgs=0.693 pF	Grev=	R=0.09
Vto=0.2	Cgd=0.1435 pF	Gdfwd=	P=0.2
Bats=0.644	Gdcap=1	Gdrev=	C=0.1
Lambda=72e-3	tc=0.85	H1=	Ibound=no
Alpha=13	Rgd=0.5 Ohm	R2=	wVgfd=
Tau=	Rd=2.025 Ohm	Vbi=0.35	wBvgs=
Tnam=16.65	Rg=1.7 Ohm	Vbr=	wBvgs=
Idstc=	Rs=0.675 Ohm	Vj=	wBvds=
Ucrk=0.72	Ld=	Is=	wPmax=
Vgexp=1.91	Lg=0.094 nH	Ir=	AllParams=
Gamds=1e-4	Ls=	Imax=	
Vtots=	Cds=0.180 pF	Xti=	
Ratmax=	Rc=390 Ohm	Eg=	
Rgs=0.5 Ohm			

ATF-55143 ADS Package Model




Ordering information

Part Number	No. of Devices	Container
ATF-55143-TR1	3000	7" Reel
ATF-55143-TR2	10000	13" Reel
ATF-55143-ELK	100	antistatic bag

Package Dimensions

Outline 43

SOT-343 (SC70 4-lead)



SYMBOL	DIMENSIONS	
	MIN.	MAX.
A	0.80 (0.031)	1.00 (0.039)
A1	0 (0)	0.10 (0.004)
b	0.26 (0.010)	0.35 (0.014)
c	0.10 (0.004)	0.20 (0.008)
D	1.80 (0.071)	2.10 (0.083)
E	2.00 (0.079)	2.20 (0.087)
e	0.66 (0.022)	0.95 (0.026)
h	0.460 TYP (0.018)	
E1	1.16 (0.046)	1.35 (0.053)
L	0.10 (0.004)	0.35 (0.014)
θ	0	10

DIMENSIONS ARE IN MILLIMETERS (INCHES)

Tabel 5.1. Kesimpulan

Parameter	Non-mikrostrip		Mikrostrip		Spesifikasi
	LNA Single Stage	LNA 3 Stage	LNA Single Stage	LNA 3 Stage	
Return Loss					
• Input Return Loss (dB)	-20,262	-41,411	-12,587	-46,418	< -10 dB
• Output Return Loss (dB)	-24,663	-32,875	-40,896	-59,412	
• VSWR input	1,215	1,017	1,614	1,614	1 – 2
• VSWR output	1,125	1,046	1,018	1,018	
Faktor kestabilan					
• Rollet's stability factor (K)	1,305	14,941	1,203	13,376	> 1
• μ_{source}	1,721	23,997	1,367	23,376	
• μ_{load}	1,775	17,836	1,534	25,860	
Gain (dB)					
• Power gain	16,279	44,778	17,008	45,276	> 16 dB
• Available gain	16,303	44,786	16,839	45,276	
• Transducer gain	16,239	44,778	16,769	45,276	

• Gain source maksimum (G_{S_MAKS})	0,109	2,907e-4	0,482	1,009e-4	-
• Gain Transistor maksimum (G_{O_MAKS})	16,216	44,783	16,646	45,276	-
• Gain Load maksimum (G_{L_MAKS})	-0,009	0,002	-0,132	4,831e-6	-
• Gain Transducer maksimum (G_{T_MAKS})	16,316	44,786	16,997	45,276	> 16 dB
• Gain source unilateral (G_{SU})	0,041	3,081e-4	0,124	8,653e-5	-
• Gain Transistor unilateral (G_{OU})	16,216	44,783	16,646	45,276	-
• Gain Load Unilateral (G_{LU})	-0.0017	-0,005	-9,868e-4	-1,319e-4	-
• Gain Transducer Unilateral (G_{TU})	16,239	44,778	16,769	45,276	> 16 dB
• Gain source unilateral maksimum (G_{SU_MAKS})	0,041	3,13e-4	0,246	9,909e-5	-

• Gain Transistor unilateral maksimum (G_{OU_MAKS})	16,216	44,783	16,646	45,276	-
• Gain Load Unilateral maksimum (G_{LU_MAKS})	0,015	0,002	3,53e-4	4,973e-6	-
• Gain Transducer Unilateral maksimum (G_{TU_MAKS})	16,272	44,786	16,893	45,276	> 16 dB
• Maksimum Stable Gain (K=1)	19,627	59,535	19,722	59,544	> 16 dB
• Maksimum Stable Gain (K>1)	16,316	44,786	16,997	45,276	> 16 dB
Daya (dBm)					
• Daya sensitivitas	-115,120	-115,460	-115,172	-115,391	< -73 dBm
• Daya Keluar	-98,805	-70,674	-98,175	-70,114	-
• Noise Power	-136,988	-136,988	-136,988	-136,988	-
Noise (dB)					
• Noise figure	0,867	0,528	0,816	0,597	< 1 dB
• NFmin	0,450	0,411	0,434	0,424	
Harmonic Balance					

• Upper IIP3	4,598	-24,876	4,262	-25,833	> 5 dbm
• Upper OIP3	20,802	19,885	20,894	19,419	> 20 dbm
• Lower IIP3	4,593	-24,651	3,73	-25,886	> 5 dbm
• Lower OIP3	20,819	20,153	20,389	19,412	> 20 dbm
• Gain Transducer 1	16,204 (-41 dbm)	44,761 (-72 dbm)	16,632 (-41 dbm)	45,552 (-73 dbm)	> 16
• Gain Transducer 2	16,226 (-41 dbm)	44,805 (-72 dbm)	16,659 (-41 dbm)	45,299 (-73 dbm)	
• Gain Transducer 3	19,226 (-45 dbm)	47,794 (-58 dbm)	16,657 (-48 dbm)	48,286 (-73 dbm)	
• Noise Figure nonlinear	0,867 (-35 dbm)	0,528 (-58 dbm)	0,816 (-58 dbm)	0,597 (-63 dbm)	< 1

Lampiran 3 : Nilai Komponen

LNA single stage

Komponen	Nilai	Vendor	Fungsi
C1, C2	1,3 pF	Murata ERB1885C2E1R3CDX1	Input matching
C3, C5	1 uF	Murata LLL153C80J104ME01	DC Block
C4	1 pF	Murata ERB1885C2E1R0CDX1	Output matching
L1	3,3 nH	Panasonic ELJRF3N3	Input matching
L2	2,7 nH	Murata LQG18HN2N7S00	
L3	2,2 nH	Murata LQG18HN2N2S00	
L4	2,2 nH	Murata LQG18HN2N2S00	
R1	820 Ω	Panasonic ERJ2GEJ821	DC Bias
R2	10 Ω	Panasonic ERJ2GEJ100	
R3	15 Ω	Panasonic ERJ2GEJ150	
R4	1,8 Ω	Panasonic ERJ3GEYJ1R8	
R5	2,2 Ω	Panasonic ERJ3GEYJ2R2	
R6	1200 Ω	Panasonic ERJ1GEJ122	
R7	3300 Ω	Panasonic ERJ3GEYJ332	
R8	1 Ω	Panasonic ERJ2GEJ1R0	
R9	5,6 Ω	Panasonic ERJ3GEYJ5R6	
R10	22 Ω	Panasonic ERJ3GEYJ220	
R11	10 K Ω	Panasonic ERJ2GEJ103	Output matching/buffer
R12	12 Ω	Panasonic ERJ3GEYJ120	
R13	15 Ω	Panasonic ERJ3GEYJ120	

LNA 3 stage

Komponen	Nilai	Vendor	Fungsi
C1, C2	3,3 pF	Murata ERB21B5C2E3R3CDX1	Input matching
C3 , C4, C5, C8	1 uF	Murata LLL185C70G105ME01	DC Block
C6	1 pF	Panasonic ECDGZE1R0B	Output matching
C7	0,4 pF	Panasonic ECDGZER408	
L1	1,5 nH	Panasonic ELJRF1N5	Input matching
L2	22 nH	Panasonic ELJQF22N	
L3	2,2 nH	Panasonic ELJQF2N2	
L4, L5, L6, L7	100 nH	Murata LQW18ANR10G00	Output matching
L8	4,7 nH	Murata LQW18AN4N7D00	
R1, R12, R23	820 Ω	Panasonic ERJ2GEJ821	DC Bias
R2, R13, R24	10 Ω	Panasonic ERJ2GEJ100	
R3, R14, R25	15 Ω	Panasonic ERJ2GEJ150	
R4, R15, R26	1,8 Ω	Panasonic ERJ3GEYJ1R8	
R5, R16, R27	2,2 Ω	Panasonic ERJ3GEYJ2R2	
R6, R17, R28	1200 Ω	Panasonic ERJ1GEJ122	
R7, R18, R29	3300 Ω	Panasonic ERJ3GEYJ332	
R8, R19, R30	1 Ω	Panasonic ERJ2GEJ1R0	
R9, R20, R31	5,6 Ω	Panasonic ERJ3GEYJ5R6	
R10, R21, R32	22 Ω	Panasonic ERJ3GEYJ220	
R11, R22, R33	10 K Ω	Panasonic ERJ2GEJ103	