Hasil Pencarian  ::  Simpan CSV :: Kembali

"FPGA (Field-Programmable Gate Array) memiliki banyak sekali aplikasi, salah satunya adalah frequency generator. Frekuensi generator ini menghasilkan gelombang kotak dengan rentang frekuensi sebesar 1Hz-100MHz dengan resolusi 1Hz dengan menggunakan teknik Direct Digital Synthesis (DDS). FPGA ini diprogram menggunakan bahasa VHDL (VHSIC Hardware Description Language). Di dalam FPGA diprogram sebuah ?soft? mikrokontroler untuk interface dengan pengguna dalam mengatur frekuensi yang diinginkan dan juga untuk mengkalkulasi bilangan-bilangan untuk mengontrol frekuensi. Frekuensi dapat diatur dengan sebuah rotary encoder / switch, dan ditampilkan di layar LCD.

---

FPGA (Field-Programmable Gate Array) has many applications, one of the example is function generator. This function generator produced 1Hz-100MHz square wave with resolution of 1Hz, using Direct Digital Synthesis (DDS) technique. This FPGA programmed using VHDL (VHSIC Hardware Description Language). Inside the FPGA a soft microcontroller is programmed, to provide the human interface to frequency and perform high precision calculation in frequency synthesizer. The frequency can be with a rotary encoder / switch, and displayed in LCD."

"Pengendalian motor pada mesin CNC sangatlah penting dikarenakan mesin ini membutuhkan ketelitian yang sangat tinggi dengan kecepatan proses yang cukup cepat. Dengan demikian dibutuhkan divais-divais yang menunjang dalam proses tersebut. Salah satu dari divais tersebut adalah FPGA. FPGA dengan performance dan jumlah clock yang tinggi menjadi kunci dalam pengembangan pengendalian motor. Selain itu, FPGA menunjang parallel processing yang berguna untuk mengendalikan beberapa axis sekaligus. Pembangkitan sinyal analog untuk mengendalikan motor dapat menggunakan sinyal modulasi PWM (Pulse Width Modulation) dan PDM (Pulse Density Modulation) yang dilewatikan pada low pass filter. Dalam skripsi ini digunakan PWM dan PDM sebagai sinyal kendalinya dan kemudian dibandingkan kinerjanya. Dari hasil percobaan didapatkan PDM adalah sinyal modulasi yang terbaik untuk mengendalikan motor untuk mesin CNC.

---

Motor controlling on CNC machine is very important because this machine needs very high accuracy with quick process. So, devices needed to comply with that. One of those devices is FPGA. FPGA with high performance and clock will be the key of motor controlling. Besides, FPGA support parallel processing that used for controlling many axes simultaneously. Generation of analog signal for motor controlling uses PWM and PDM that passes into Low pass filter. In this thesis, PWM and PDM used for the controlling signal and compare the performance. The experiment result shows that PDM is better for motor controlling in CNC machine."

"This book suggests and describes a number of fast parallel circuits for data/vector processing using FPGA-based hardware accelerators. Three primary areas are covered: searching, sorting, and counting in combinational and iterative networks. These include the application of traditional structures that rely on comparators/swappers as well as alternative networks with a variety of core elements such as adders, logical gates, and look-up tables. The iterative technique discussed in the book enables the sequential reuse of relatively large combinational blocks that execute many parallel operations with small propagation delays. For each type of network discussed, the main focus is on the step-by-step development of the architectures proposed from initial concepts to synthesizable hardware description language specifications. Each type of network is taken through several stages, including modeling the desired functionality in software, the retrieval and automatic conversion of key functions, leading to specifications for optimized hardware modules. The resulting specifications are then synthesized, implemented, and tested in FPGAs using commercial design environments and prototyping boards. The methods proposed can be used in a range of data processing applications, including traditional sorting, the extraction of maximum and minimum subsets from large data sets, communication-time data processing, finding frequently occurring items in a set, and Hamming weight/distance counters/comparators. The book is intended to be a valuable support material for university and industrial engineering courses that involve FPGA-based circuit and system design."

"This thesis discusses about the implementation of an Ultra Wide Band (UWB) communication system based on the FPGA (Field Programmable Gate Array) using the Orthogonal Amplitude Modulation (OAM) which is the newer modulation technique that can provide a higher speed of data transmission rate. The OAM (Orthogonal Amplitude Modulation) is the combination between the Bi-Phase Modulation (BPM) and Pulse Position Modulation (PPM) using the orthogonal signal. The work is focus on the ADC data captured, performing parallel correlation, synchronization and decoding process. The basic principle of the system is: the transmitted signal is first coded into the symbols by using 4- OAM. Then, this data are transmitted by a UWB antenna. The UWB antenna on the receiver side receives these signals and captured by a high speed ADC and results 16 data samples in parallel on every FPGA clock cycle. These signal are performed the parallel correlation with the reference signal which is stored in the FPGA memory. The results of correlation then can be decoded by firstly finding the peak of correlation result which is refers to the received symbol. By using the PCI express communication, the decoded data is transferred to the host application as a valid data received."

"Kriptografi merupakan salah satu metode yang dapat digunakan untuk mengamankan informasi karena kriptografi mengkodekan suatu informasi sedemikian rupa sehingga informasi tersebut tidak dapat diketahui oleh pihakpihak yang tidak berhak mengetahuinya. Dalam tugas akhir ini dibahas tentang perancangan dan inplementasi suatu algoritma enkripsi dalam bentuk modul perangkat keras yang dapat dihubungkan langsung ke komputer dan mengenkripsi data-data yang akan dikirimkan ke komputer lainnya melalui sebuah modem yang terhubung ke PSTN. Algoritma yang digunakan adalah algoritma arcfour dan diimplementasikan ke FPGA Xilinx Spartan-IIE LC Development Board dengan menggunakan bahasa deskripsi perangkat keras VHDL. Pada tugas akhir ini algoritma enkripsi arcfour berhasil diimplementasikan ke FPGA Xilinx Spartan-IIE LC Development Board dan melakukan enkripsi datadata berupa teks yang dikirimkan serta mendekripsi data yang diterima. Sedangkan untuk data berupa file, proses enkripsi dan dekripsi masih belum berhasil dengan sempurna.

---

Cryptography is one of the method that use to secure information for transmission, where cryptography encodes the information in certain way so that the information would not be known by anyone that have no access to the information. The focus of this study is designing and implementation one of encryption algorithm in a hardware device that can be connected directly to computer and decode the data that can be transmitted to another computer through a modem that connected to PSTN. Encryption algorithm that used is arcfour algorithm and implemented in Xilinx Spartan-IIE LC Development Board using VHDL Hardware Description Languange. In this study, the arcfour algorithm has been successfully implemented in FPGA Xilinx Spartan-IIE LC Development Board, encrypting text data that transmitted and decrypting received text data. But for data transfer of files, encryption and decryption process was not yet perfect successful."

"Penulis telah membuat sebuah alat Penghitung jumlah pengunjung dalam suatu ruangan yang dilakukan secara otomatis berbasis FPGA. Dimana pada alat ini kita mempergunakan sensor LDR sebagai komponen untuk mendeteksi pengunjung yang lewat dan keypad digunakan sebagai komponen untuk menginput jumlah kapasitas dalam suatu ruangan. Pada alat ini menggunakan menggunakan FPGA sebagai proses pengendali untuk menghitung serta buzzer sebagai penanda bahwa kapasitas telah penuh dari suatu ruangan. Implementasi dari alat ini adalah mampu melakukan perhitungan baik penambahan maupun pengurangan. Hasil perhitungan ditampilkan kedalam layar LCD. Bahasa pemograman yang dipakai dalam kendali FPGA adalah VHDL. Dalam pemograman dibagi menjadi dua yaitu program utama dan subprogram. Proram utama sebagai fungsi pengendali sedangkan pada subprogram sebagai fungsi tampilan ke layar LCD. Percobaan menunjukkan bahwa semua sistem berfungsi untuk digunakan dengan benar.

---

Author designs automatic counters that counts number of visitors in a room. The device is develop based on FPGA. The tools used are LDR as a sensor for detecting passing visitors and keypad as components to set the maximum capacity of a room. Buzzer is used as the output device to signal audience that the room are full with visitor. The implementation of this tool is capable of performing the calculations for both the addition and subtraction.

The calculation result is displayed into the LCD screen. VHDL is programming language used to the control FPGA. The programming is divided into two: main programs and sub programs. The main program as a fuction of controller while the sub program as a fuction of the display to the LCD screen. The experiment shows that all to function systems used correctly."

"Pada penelitian ini diterapkan algoritma kriptografi Trivium pada perangkat keras FPGA DE0-Nano yang terhubung ke komputer menggunakan komunikasi data serial melalui USB to UART TTL converter. Data yang dienkripsi dikirimkan melalui komputer dan setelah proses enkripsi berakhir dikirimkan kembali dengan menggunakan bantuan aplikasi serial port terminal. Penelitian ini bersifat kualitatif yang merujuk pada keberhasilan pencapaian sistem kriptografi dan perbandingan keefisienan waktu proses kriptografi dengan penggunaan perangkat lunak. Hasil penelitian menunjukkan bahwa algoritma kriptografi Trivium berhasil diterapkan dalam FPGA DE0-Nano untuk mengenkripsi dan mendekripsi berbagai jenis berkas dengan waktu yang lebih sedikit untuk proses kriptografi jika dibandingkan dengan penggunaan perangkat lunak.

---

This study focused with designing and implementation of Trivium as cryptography algorithm in hardware device DE0 Nano board FPGA which connected to computer using serial data communication by a USB to UART TTL converter. Data or file that will be encypt transmitt from computer and after encryption process has finished, it will be loopback. Transmitt and receive process used a serial port terminal software. This study is qualitative, that is based on sistem succsessfull implemented as cryptography system and compare time eficiency on cryptography process to other system using software. The result of this study show that Trivium cryptography algorithm has been successfull implemented on FPGA DE0 Nano to encrypt and decrypt various type of file and need less time for cryptography process than using software."

"Telah dibuat sistem akuisisi data EEG 16 kanal menggunakan ADS1299FE Texas Instrument, USA berbasis FPGA Zedboard Diligent,USA . EEG merupakan suatu divais yang digunakan untuk mengukur aktivitas kelistrikan pada permukaan kepala yang dikenal sebagai sinyal EEG. Sinyal EEG memiliki beda potensial 0.5-100 V dengan frekuensi 0.5 ndash; 40 Hz. Sistem akuisisi data EEG ini terdiri atas 2 buah chip ADS1299 yang terhubung secara Daisy-Chain yang diproses menggunakan FPGA Zedboard. Rancangan sistem akuisisi ini dapat dikonfigurasi ulang baik gain dan data ratenya. Pengaturan ulangini dapat dilakukan melalui program terminal pada komputer maupun dengan menggunakan perangkat lunak yang didisain khusus untuk sistem ini. Perangkat lunak tersebut dapat merekam dan menampilkan data hasil akuisisi secara real time. Validasi sistem akuisisi data EEG ini telah diuji menggunakan EEG Simulator NETECH Mini-Sim EEG , pengujian dilakukan pada frekuensi 2Hz dan 5Hz dengan rentang amplitudo 10 V, 30 V , 50 V dan 100 V. Hasil uji validasi pada frekuensi 2Hz diperoleh hasil pengukuran dengan maksimal deviasi 1.3 dan pada frekuensi 5Hz diperoleh hasil pengukuran dengan maksimal deviasi 1.8.

---

Has been developed Electroencepharography EEG data acquisition system base on FPGA Zedboard Diligent, USA usin ADS1299FE Texas Instrument, USA . EEG is a device used to measure the electrical activities on the scalp. The voltage range of EEG signal are around 0.5 100 V with frequency 0.5 ndash 40 Hz. This data acquisition system consisted of 2 chips ADS1299 which were connected in Daisy Chain mode and processes using Zedboard. This acquisition system can be reconfigured both its gain and data rate. This configuration could modified both using terminal program or software specially design respectively. The feature of this software are data recording and display the EEG signal graphically in real time. The recorded EEG signal were validated using EEG Simulator NETECH Mini Sim EEG with frequency 2Hz and 5Hz and voltage test in 10 V, 30 V, 50 V and 100 V. The result of the validation test at 2Hz obtained measurement result with a maximum deviation of 1.3 and at a frequency of 5Hz obtained measurement result with a maximum deviation of 1.8 ."

"Dalam penelitian ini, telah dibuat sebuah sistem akuisisi data 32-channel berbasis Field Programmable Gate Array FPGA untuk mengakuisisi dan memroses sinyal Electroencephalography EEG . Sistem akuisisi data yang dibangun menggunakan board PYNQZ1, dengan Xilinx ZYNQ XC7Z20-1CLG400C All Programmable System-on-Chip APSoCs yang dapat memberikan sebuah sistem tertanam dengan performa tinggi, karena memiliki kombinasi antara fleksibilitas serta versatility dari programmable logic PL dengan prosesor embedded atau programmable system PS dengan kecepatan tinggi. Sebagai pusat dari sistem akuisisi data yang dibangun, FPGA menerima, memproses, dan menyimpan data dari Front-End Analog to Digital Converter ADC ADS1299EEG-FE. Komunikasi data yang digunakan dalam sistem akuisisi data yang dibangun adalah Serial Peripheral Interface SPI dengan konfigurasi daisy-chain. Untuk bagian pemrosesan sinyal, penulis mengimplementasikan filter bandpass Butterworth dengan orde 5 dan Fast Fourier Transform FFT pada overlay dari PYNQ-Z1. Overlay merupakan desain FPGA yang dapat dikonfigurasi sehingga menghubungkan PS pada ZYNQ dengan PL, memberikan penulis kemampuan untuk mengendalikan secara langsung platform hardware memanfaatkan Python pada PS. Rerata dari error akurasi yang didapatkan dari hasil validasi adalah 1.34 dan kriteria performa Total Harmonic Distortion THD menghasilkan 0.0091 , dengan memanfaatkan NETECH MiniSIM EEG Simulator 330. Perbandingan dari sistem akuisisi data dengan Neurostyle NS-EEG-D1 System yang mengambil data EEG yang sama menghasilkan parameter korelasi gradien dengan 0.9818, y-intercept dengan -0.1803, dan R2 dengan 0.9742 berdasarkan analisis least square. Parameter tersebut memperlihatkan sistem akusisi data yang telah dibangun cukup, jika tidak setara, dengan sistem akuisisi data komersil dengan standar medis, yaitu Neurostyle NS-EEG-D1 System, karena dapat memastikan dan mempertahankan akurasi dengan konfigurasi frekuensi sampling yang lebih tinggi.

---

This study proposes a novel Field Programmable Gate Array FPGA based 32 channel data acquisition system to acquire and process Electroencephalography EEG signal. The data acquisition system is utilizing PYNQ Z1 board, which is equipped with a Xilinx ZYNQ XC7Z020 1CLG400C All Programmable SoC APSoCs that can offer high performance embedded system because of the combination between the flexibility and versatility of the programmable logic PL and the high speed embedded processor or programmable system PS . As the core of the data acquisition system, the FPGA collect, process, and store the data based on Front End Analog to Digital Converter ADC ADS1299EEG FE. The communication protocol used in the data acquisition system is Serial Peripheral Interface SPI with daisy chain configuration. For the signal processing part, we implement a 5th order Butterworth bandpass filter and Fast Fourier Transform FFT directly on the PYNQ Z1 rsquo s overlay. The overlay are configurable FPGA design that extend the system from the PS of the ZYNQ to the PL, enabling us to control directly the hardware platform using Python running in the PS. The mean accuracy error obtained from validation result of the developed system is 1.34 and the Total Harmonic Distortion THD performance criterion resulting in 0.0091 , both of them validated with NETECH MiniSIM EEG Simulator 330. The comparison between the developed system with Neurostyle NS EEG D1 System acquiring the same EEG data shows correlation parameter gradient of 0.9818, y intercept with 0.1803, and R2 of 0.9742 based on the least square analysis. The parameter above indicates that the developed system is adequate enough, if not on a par, with the commercialized, medical grade EEG data acquisition system Neurostyle NS EEG D1 as it can assure and maintain accuracy with higher sampling frequency."

"Dalam rangka meningkatkan pelayanan jalan tol di Indonesia, maka sistem pengumpulan tol atau aspek transaksi pembayaran di pintu gerbang tol perlu diupayakan untuk dipercepat. Salah satu pilihan untuk mempercepat tersebut dapat dilakukan dengan menerapkan sistem penentuan golongan dan tarif tol otomatis. Berkaitan dengan hal tersebut, maka dalam skripsi ini dilakukan penelitian dengan sebuah perancangan dan implementasi sistem penentuan golongan dan tarif tol otomatis berbasis FPGA. FPGA yang digunakan adalah Xilinx Spartan 3E, sedangkan peralatan lain yang digunakan sebagai vehicle identification berupa limit switch dan DI-MLDR. Sistem ini dilengkapi dengan interface melalui layar LCD. Pemodelan dan purwarupa sistem ini telah diuji dengan akurat dan siap untuk dirancang menjadi sebuah sistem yang utuh, dan siap untuk dikembangkan lebih lanjut.

---

To enhance the toll road service in Indonesia, the toll collection system need to be made faster. One of the choice for fastening could be done by system to define classes and toll rates automatically. Relating with this, then this final assignment is conducted by a research of class-determination and toll rates automatically system design and implementation based on FPGA. FPGA used is the Xilinx Spartan 3E, while other equipment used for vehicle identification in the form of limit switch and DI-MLDR. The system is equipped with an interface via LCD display. Modeling and prototype system has been tested with the results of accurate and ready to be designed into the whole system, and ready to be developed further."