Hasil Pencarian  ::  Simpan CSV :: Kembali

"Dalam skripsi ini dirancang memori 16 bit menggunakan Surface-Channel Charge Coupled Device. SCCD yang digunakan menggunakan substrat Silikon tipe-P dengan konsentrasi dopan sebesar 10's dopanlcm3. Panjang gate CCD sebesar 9 Pm dan jarak antar gate sebesar 1.5 }im. Perpindahan muatan dilakukan secara tiga fasa, Teknik pemasukan sinyal digital yang digunakan adalah voltage input clan teknik pendeteksian yang digunakan floating diffusion amplifier Teknik pengorganisasian memori yang digunakan adalah serpentine multiple loop-random acces yang menggunakan sebuah multiplererdengan addressz bit clan 4 buah loop yang masing-masing terdiri dari dua registerCCD serta dua regenerator. Hasil perhitungan divais menghasilkan waktu yang dibutuhkan untuk mentransfer data secara acak dalam satu register CCD adalah 666.68 ns, jauh lebih kecil da6pada waktu yang dibutuhkan register CCD untuk mencapai kondisi inversi, 0.35875 ms, Perhitungan clan simulasi divais menggunakan software MATLAB 4.0 dari Mathworks & Co."

"Dalam penelitian ini Surface-Channel Charge Coupled Devices (SCCD) dan Burred-Channel Charge Coupled Devices (SCCD) yang memiliki karakteristik dan penerapan aplikasi yang berbeda dirancang di dalam satu substrat dengan konsentrasi impurity yang sama dan dapat difabrikasi dengan menggunakan sebuah wafer silikon saja. Rancangan ini dibuat di dalam wafer silikon tipe-p dan lapisan epitaksi tipe-n setebal 1,45 _m, panjang gate untuk SCCD dibuat 9 _m sedangkan untuk BCCD dibuat 12 um. Hasil simulasi divais pada pencatuan tegangan multifasa 13,33 MHz menghasilkan efisiensi pada SCCD dalam orde -9 dan untuk BCCD dalam orde -11 pada perpindahan elektron tiap elektroda. Simulasi divais dilakukan dengan menggunakan perangkat lunak S-PISCES 213 dari SILVACO International."

"Dalam Tesis ini dirancang dan dibuat suatu struktur CCD jenis buried channel (BCCD) 3 gate, menggunakan bahan silikon dengan gate dari bahan alumunium, yang dianalisis dan disimulasikan melalui program simulasi pada perangkat lunak SSUPREM dan MATLAB. Pabrikasi dilakukan di Laboratorium TELKOMA LIPI Bandung, menggunakan teknologi difusi planar, kemudian dilakukan pengukuran kedalaman kanal, kedalaman source-drain, karakteristik I-V junction source - bulk dan drain - bulk, karakteristik I-V hubungan source - drain, karakteristik I-V dengan Tegangan gate berbeda. Hasil simulasi dan analisis menunjukkan bahwa semakin besar kedalaman kanal tipe n pada BCCD, akan mempercepat perpindahan muatan, serta mengakibatkan semakin tidak effisien proses perpindahan muatannya. Dan semakin besar panjang gate, akan memperbesar waktu perpindahan muatan, sehingga semakin effisien proses perpindahan muatannya. Hasil pengukuran diperoleh bahwa karakteristik I-V rancangan devais yang dipabrikasikan, telah menunjukkan fenomena BCCD.

---

In this thesis, a CCD Structure, 3 Gate Buried Channel type (BCCD) was designed and fabricated using Silicon with Gate made from aluminum material. This analysis and simulation were done using by simulation software SSUPREM and MATLAB programs. The device fabrication was done at TELKOMA LIPI Laboratory in Bandung, utilizing Planar Diffusion Technolog, afterward the following measurement were done ; the depth of buried channel, the depth of Source-Drain, the current-voltage (I-V) characteristic of Source - bulk and Drain - bulk junctions, the current-voltage (I-V) characteristic of Source - Drain relationship, and the current-voltage (I-V) characteristic for various gate voltages.

The results of Simulation and analysis shown that the lower the n type channel depth of BCCD is, the slower the charge transfer, hence increasing transfer efficiencies. And also the more the length of the gate is, the greater the charge transfer, hence decreasing transfer inefficiencies. The result of the measurements proved that the current-voltage ( I-V ) characteristic obtained from the designed and fabricated device, has shown the phenomenon of BCCD."

"Kebutuhan akan sesuatu yang baru serta permintaan optimalisasi unjuk kerja dalam divais elektronika berkembang setiap saat. Salah satu penemuan yang sudah ada adalah divais Buried Charge Coupled Device (BCCD) yang dapat mengubah kuantitas analog seperti intensitas cahaya sebagai input menjadi sinyal listrik sebagai outputnya dalam bentuk gambar atau informasi lain. Salah satu permasalahan pada BCCD adalah peristiwa blooming. Blooming terjadi saat muatan, direpresentasikan sebagai photocurrent, yang ditampung dalam potential well berlebih melampaui batas tegangan knee point dan dapat merusak gambar output. Salah satu cara mengatasi masalah blooming adalah membuat Vertical Overflow Drain (VOD) dengan menambah lapisan substrat untuk mengalirkan muatan berlebih tersebut. Struktur divais VOD seperti transistor NPN yang bekerja pada keadaan punch-through. Pengaturan konsentrasi impurity dan tebal p-well menjadi faktor penting untuk menentukan faktor non-ideal yang merupakan penentu besar arus punch-through sebagai batas arus berlebih. Pada skripsi ini, dilakukan perancangan VOD dengan lima pengaturan konsentrasi impurity dan tebal lapisan p-well yang berbeda untuk mengetahui pengaruhnya terhadap faktor non-ideal sebagai penentu besar arus punch-through. Perhitungan dan simulasi dilakukan dengan bantuan software Matlab dan Microsoft Office Excel 2007 serta menggunakan perhitungan yang merajuk pada beberapa jurnal dan buku referensi. Dari hasil perhitungan dan simulasi, didapatkan bahwa semakin rendah konsentrasi impurity dan semakin tebal lapisan p-well, faktor non-ideal menjadi semakin kecil. Tegangan VOD sebagai batas tegangan knee point menjadi semakin kecil sehingga arus punch-through yang menjadi batas muatan yang akan dialirkan ke substrat tambahan sebagai muatan berlebih menjadi besar. Dengan mengetahui besar arus punch-through, maka VOD ini dapat digunakan sebagai salah satu cara menekan peristiwa blooming yang merugikan. Dari perhitungan yang dilakukan, diperoleh sesuatu yang penting yaitu besarnya arus punch-trough akan menjadi besar jika menggunakan konsentrasi impurity p-well yang rendah dan tebal p-well yang besar.

---

The need for something new and optimizing query performance in developing electronic devices at any time. One of the existing discovery is Buried Charge Coupled Cevice (CCCD) that can convert an analog quantity such as the input light intensity into an electrical signal as an output. Electrical signal is then converted into images or information. One of the problems in BCCD is a bloom event. Blooming occurs when the load, represented as a photocurrent, which is housed in a potential well beyond the limit excessive voltage can damage the knee point and the output image.

One way to overcome the problem of blooming is to create a Vertical Overflow Drain (VOD) by adding a layer of substrate to drain the excess charge. VOD device structure such as NPN transistors that work at the state of punch-through. Impurity concentration and thickness settings of p-well becomes an important factor for determining non-ideal factors, which is a big determinant of the punch-through current as flows limit overproduction.

In this paper, performed the design of VOD with five settings of different impurity concentration and thickness of layers of p-well to know the effect on non-ideal factors as major determinants of punch-through currents. Calculation and simulation performed with the aid of Matlab and Microsoft Office Excel 2007 software and use the calculation that brooded on several journals and reference books.

From the calculation and simulation, it was found that the lower the impurity concentrations and thicker layers of p-well, non-ideal factors become smaller. Voltage VOD as a knee-point voltage limits become smaller so that the punchthrough which flows a limit load to be distributed to the additional substrate as excess charge to be big. By knowing the major currents, the punch through, then the VOD can be used as one way to reduce harmful bloom events. From the calculation, obtained the important thing is the level of flow punch through current, would be great if you use the impurity concentration p-well low and thick, p-well big."