ABSTRAK
Sebuah prosessor yang dibangun dengan bitspace diharapkan mampu bekerjaoptimal pada batasan waktu (deadline) yang ditetapkan, walaupun hal ini belumberlaku bagi arsitektur komputer secara umum. Pendekatan awal akan diusulkandengan mereduksi bagian dari data/tugas (task) yang bersifat kurang signifikannamun memiliki presisi yang identik dengan presisi format double (double-precision)floating-point. Hasil dari pendekatan ini adalah sebuah usulan prosessor yangmemiliki reduktor dari sebuah data/tugas. Pendekatan kedua, merancang sebuahprosessor yang memiliki kemampuan sebagai penghitung dengan tingkatpresisi/akurasi yang beragam (variable precision computing) dengan implementasimetode MSB-first. Pendekatan terakhir dilakukan dengan ?menambah? kepastianpresisi berupa interval aritmetika yang mampu memotong data/tugas. Potongan?tersebut? berupa batasan atas dan batasan bawah dari area (bounds). Ke-tigapendekatan ini dapat dibangun menjadi satu kesatuan dan menjadi sebuah prototipeprosessor yang memiliki lebar bit yang bervariasi (8, 16, 32 dan 64 bit) denganmenambahkan sebuah selektor sebagai pengambil keputusan untuk tingkatakurasi/presisi untuk menghasilkan optimalitas waktu komputasi. Hasil akhir darirepresentasi unit aritmetika di simulator MatLab R12a dan Altera Quartus II CycloneEP2C35F672C6 menunjukkan bahwa sub unit aritmetika Adder/sub 8, 16, 32 dan 64bit dengan selektor/arbiter dan kolektor memberikan optimalisasi waktu proseseksekusi komputasi. Nilai akurasi bitspace adder/sub 32 bit (single-operand) untukuji data random tanpa selektor sebesar 97,91 % pada siklus pertama. Sedangkan padaarsitektur dengan metode yang masih dipakai saat ini (LSB) hanya menghasilkanakurasi sebesar 0,01 % sehingga terdapat selisih akurasi yang sangat signifikan,sebesar 97,90 %. Hasil akurasi bitspace adder/sub 16 bit data sound.wav tanpaselektor (single operand) dengan yang menempatkan selektor (Multi operand) yakni87,41 % dan 98,71 %. Sehingga terjadi peningkatan optimalitas akurasi sebesar11,30 % dan membuktikan bahwa hipotesa diawal adalah benar
ABSTRACT
A processor built with bitspace expected to work optimally on a specifiedtime limit (deadline), although this has not been true for computer architecture ingeneral. The initial approach will be proposed by reducing part of the data/task (task)which are less significant but have a precision that is identical to the double formatprecision (double-precision) floating-point. The result of this approach is a processorproposal that has reductor of a data/task. The second approach, designing a processorthat has the ability as a counter with a level of varied precision / accuracy (variableprecision computing) with MSB-first implementation method. The last approach isperformed by 'adding' the precision certainty in the form of arithmetic interval that iscapable of cutting data/task. The pieces are in the form of the upper limit and lowerlimit of the area (bounds). All these three approaches could be built into a single unitand became a prototype processor that had a width varying bits (8, 16, 32 and 64 bit)by adding a selector as decision makers for the accuracy/precision level to producethe optimality of computing time. The final result of the arithmetic unitrepresentation in the simulator of MatLab R12a and Altera Quartus II CycloneEP2C35F672C6 indicated that the sub-unit of arithmetic Adder/sub 8, 16, 32 and 64bit with the selector/arbiter and collectors gave the optimized time of the computingexecution process. The accuracy value of bitspace adder/sub 32 bit (single-operand)was to test the random data without the selectors of 97.91% in the first cycle. Whilein the architecture with a currently used method (LSB) only produced an accuracy of0.01%, so there was a very significant difference in accuracy, amounting to 97.90%.The accuracy results of bit space adder/sub 16 bit data sound.wav without selector(single operand) with the placing selector (Multi operand) that is 87.41% and98.71%. Thus, there was a significant improvement of the accuracy optimization of11.30% and proved that the initial hypothesis was true |
D2205-Sukemi.pdf :: Unduh