Perancangan Library Pemroses Aritmetis (Arithmetic Unit) dalam VHDL
Petrus Mursanto;
(Fakultas Ilmu Komputer Universitas Indonesia, 2002)
|
|
ABSTRAK Telah banyak usaha yang dilakukan untuk menyederhanakan proses implementasi suatu algoritma ke dalam rangkaian digital, yang sering disebut sebagai Application Specific Integrated Circuit (ASIC). Selain ringkas dan menjadi makin modular, rangkaian digital juga menjanjikan proses yang lebih cepat dibandingkan dengan eksekusi algoritma yang dijalankan oleh general purpose processor (GPP). Sebuah aigoritma yang dieksekusi oleh GPP harus dipecah-pecah terlebih dahulu menjadi serangkaian intruksi primitif yang dimengerti oleh GPP. Waktu proses total adalah hasil akumulasi delay pada setiap komponen dalam arsitektur GPP. Semakin komplek arsitektur suatu GPP akan semakin banyak pula komponen yang terlibat. Pada akhirnya, makin besar pula delay yang terakumulasi. Disain untuk meningkatkan parallelisme dan optimalisasi concurrent process yang tertuang dalam arsitektur GPP kadang-kadang tidak dimanfaatkan oleh urutan intruksi primitif yang dihasilkan oleh sebuah compiler. Dalam kasus tertentu, beberapa komponen sangat minim keterlibatannya namun tetap mengkontribusi delay. Dengan pertimbangan beberapa hal tersebut di atas, implementasi suatu algoritma langsung ke dalam rangkaian digital menjadi lebih diminati. Jika implementasi GPP berbasis komponen pemroses, maka ASIC menerapkan implementasi berbasis proses. Dengan pendekatan proses, beberapa langkah instruksi primitif dalam GPP dapat diselesaikan hanya dengan saw clock cycle dalarn sebuah ASIC. Untuk memudahkan disainer dalam merancang ASIC, laporan ini memaparkan penelitian yang menghasilkan library modul pemroses aritmetis (arithmetic unit). Library modul yang disediakan adalah unit-unit pemroses terkecil yang dapat di-reuse untuk aneka implementasi algoritma. Library yang dihasilkan adalah suatu set parameterized VHDL code yang dapat dikustomisasi untuk berbagai variasi lebar data serta tingkat kinerja. Disajikan pula hasil uji coba perbandingan modul-modul dalam library serta kinerjanya di atas beberapa jenis platform. |
 LP-Petrus Mursanto-Perancangan Library Pemroses Aritmetis (Arithmetic Unit) dalam VHDL.pdf :: Unduh
|
| No. Panggil : | LP-pdf |
| Entri utama-Nama orang : | |
| Entri tambahan-Nama badan : | |
| Subjek : | |
| Penerbitan : | [Place of publication not identified]: Fakultas Ilmu Komputer Universitas Indonesia, 2002 |
| Program Studi : |
| Sumber Pengatalogan | LibUI ind rda |
| Tipe Konten | text |
| Tipe Media | computer |
| Tipe Carrier | online resource |
| Deskripsi Fisik | v, 20 pages : illustration ; 28 cm + appendix |
| Lembaga Pemilik | Universitas Indonesia |
| Lokasi | Perpustakaan UI, Lantai 3 |
| No. Panggil | No. Barkod | Ketersediaan |
|---|---|---|
| LP-pdf | 09-19-585658527 | TERSEDIA |
| Ulasan: |
| Tidak ada ulasan pada koleksi ini: 76326 |
