Ditemukan 1 dokumen yang sesuai dengan query
Yahma Wisnani, author
Makalah ini memperkenalkan model checking pada logika temporal linear serta aturan selama proses verifikasi berlangsung. Tahapan ularna pada model checking adalah model, spesifikasi dan verifikasi. Tahapan model mengkonversikan sebuah rancangan menjadi sebuah model dalam bentuk struklur Kripke; tahapan spesifikasi merepresentasikan semua sifat yang harus dipenuhi oleh rancangan kebentuk bahasa logika...
[place of publication not identified]: Sains Indonesia, 2003
SAIN-8-3-2003-27
Artikel Jurnal Universitas Indonesia Library
