Pendesainan FPGAs-XILINX dengan VHDL, menggunakan komponen CMOS berdaya dinamik minimum dan kecepatan tinggi, full adder dan PLA
Fakultas Teknik Universitas Indonesia, 2004
 UI - Laporan Penelitian
Mhd. Ridwan, author
Perancangan dan Simulasi 1-bit Full Adder Berdaya 1,15 µW dan Berkecepatan Tinggi untuk Mikroprosesor = Design and Simulation of 1.15 µW-Power and High-Spedd 1-bit Full Adder for Microprocessor
Fakultas Teknik Universitas Indonesia, 2022
 UI - Tesis (Membership)
Rangkaian full adder dan rangkaian shift register dengan logika berharga empat
Fakultas Teknik Universitas Indonesia, 1991
 UI - Skripsi (Membership)
Harry Sudibyo S., author
Full Adder 4 BIT Rangkaian Transistor dan VLSI
Fakultas Teknik Universitas Indonesia, 1998
 UI - Laporan Penelitian
Andry Prima, author
Simulasi pengendalian krane dengan kecepatan maksimum dan sudut ayunan minimum menggunakan logika fuzzy
Fakultas Teknik Universitas Indonesia, 2002
 UI - Skripsi (Membership)
<<   1 2 3   >>