Perancangan layout CMOS VLSI untuk comparator 4-bit dan penggunaannya pada simulasi lift, VLSI dengan metode semi custom untuk sistem pengendali lift 3 lantai, layout VLSI untuk unit aritmatika dan logika, layout VLSI untuk simulasi pengendali mesin cuci mobil otomatis

Full Adder 4 BIT Rangkaian Transistor dan VLSI

Implementasi algoritme merging dan matching untuk channel routing pada perancangan VLSI

Programmable logic device dengan daya dinamis 150-mW, teknik perancangan multiplier tingkat tinggi untuk opyimalisasi power, optimalisasi penempatan linier untuk meminimalisasi panjang kawat dengan situs bebas dan karakterisasi teknologi CMOS untuk desain analog dan RF : Buku karya ilmiah VLSI

Implementasi dan unjuk kinerja 1024 bit RSA dan diffie-Hellman