Penggunaan vektor uji acak-semu dan analisa tanda pada pengetesan VLSI dengan B.I.S.T.

Metodologi Pengetesan Sel-Sel Standar pada Rangkaian VLSI

Strategi Clocking, Jalur data dan Pengetesan pada Perancangan IC-VLSI

Testability of electronic circuits

Perancangan layout CMOS VLSI untuk comparator 4-bit dan penggunaannya pada simulasi lift, VLSI dengan metode semi custom untuk sistem pengendali lift 3 lantai, layout VLSI untuk unit aritmatika dan logika, layout VLSI untuk simulasi pengendali mesin cuci mobil otomatis