Hasil Pencarian  ::  Simpan CSV :: Kembali

"Rangkaian inverter CMOS merupakan bagian dasar dari suatu rangkaian terintegrasi atau chip dalam suatu peralatan elektronika. Fungsi lain untuk inverter CMOS adalah penggunaannya yang luas pada jaringan distribusi clock dan bus dalam kebanyakan rangkaian terintegrasi CMOS. Minimalisasi dan estimasl waktu tunda I delay untuk rangkaian inverter CMOS disebabkan oleh adanya pengisian dan pembuangan beban kapasitansi gerbang dijelaskan pada tugas akhir ini. Analisa berdasarkan pada perubaban beban kapasitansi interkoneksi dengan menggunakan nilai kapasitansi intrinsik yang tetap. Perbandingan antara perhitungan dan simulasi menggunakan perangkat lunak PSpice diperoleh dengan menggunakan inverter CMOS dengan pajang kana! 0,25~m pada parameter proses. Peningkatan beban kapasitansi berbanding lurus dengan peningkatan waktu tunda. Penurunan lebar kanal rangkaian menyebabkan peningkatan waktu tunda. Untuk memperoleh waktu tunda yang minimal maka waktu naik harus sama dengan waktu turun dengan cara membuat perbandingan rasio faktor gain sama. Waktu naik maksimum atau waktu turun maksimum sangat berpengaruh terhadap frekuensl maksimum yang dapat digunakan. Untuk sistem video NTSC, maksimum beban kapasitansi adalah 410fF dengan Iebar kanal-p sama dengan Iebar kanal-n. Untuk sistern video PAL dan SBCAM, maksimum beban kapasitansinya adalab 360!F dan 270fF."

"Neuron MOSFET (vMOS) atau disebut juga MIFGMOS (Multiple Input Floating Gate MOSFET) adalah divais yang mempunyai banyak input, sedangkan outputnya yang hanya satu merupakan fungsi kombinasi dari input-inputnya dan tergantung Bari pembobotan masing-masing input. Pada skripsi ini dibahas aplikasi dasar dari vMOS, perancangan salah satu aplikasi dasar divais neuMOS yaitu C-WOS inverter, analisa dan simulasi divais vMOS dengan menggunakan software aplikasi MathCAD6 PLUS. Hasil disain vMOS dasar yang dipergunakan di antaranya adalah divais dengan kapasitansi oksida gerbang 1,726 nF.mm z , bobot input 0,1 untuk semua input, faktor gain FG 0,8 , potensial yang linier terhadap jumlah input, dan tegangan ambang mode peningkatan dan pengosongan n-vMOS adalah 1,5 V dan -1 V sedangkan tegangan ambang mode peningkatan dan pengosongan p-vMOS adalah -1,5 V dan 1 V. Hasil simulasi menunjukkan potensial FG C-vMOS lebih besar 0,6 volt dibandingkan potensial FG vMOS karena adanya faktor koreksi pads C-vMOS, SF yang dibentuk oleh vMOS berbeda dengan SF dari C-vMOS karena adanya perbedaan tegangau ambang kedua divais, karakteristik IN resistor yang dihasilkan oieh vMOS adalah linier terutama untuk input 0 ? 10 volt, DAC yang dihasilkan n- vMOS SF adalah linier dengan beda output 0,254 volt tiap peningkatan input desimal yang mewakili binari."