Perancangan dan implementasi layout CMOS VLSI untuk ALU 8-bit, rangkaian terpadu untuk SRAM 4X4 yang dibangun dari 6T-SRAM, Implementasi sel memori 6T pada RAM STATIC 64, dan multiplier 8 bit X 8 bit
Fakultas Teknik Universitas Indonesia, 2004
 UI - Laporan Penelitian
Harry Sudibyo S., author
Perancangan layout CMOS VLSI untuk comparator 4-bit dan penggunaannya pada simulasi lift, VLSI dengan metode semi custom untuk sistem pengendali lift 3 lantai, layout VLSI untuk unit aritmatika dan logika, layout VLSI untuk simulasi pengendali mesin cuci mobil otomatis
Fakultas Teknik Universitas Indonesia, 2004
 UI - Laporan Penelitian
Harry Sudibyo S., author
Full Adder 4 BIT Rangkaian Transistor dan VLSI
Fakultas Teknik Universitas Indonesia, 1998
 UI - Laporan Penelitian
Implementasi algoritme merging dan matching untuk channel routing pada perancangan VLSI
Fakultas Ilmu Komputer Universitas Indonesia, 1996
 UI - Skripsi Membership
Programmable logic device dengan daya dinamis 150-mW, teknik perancangan multiplier tingkat tinggi untuk opyimalisasi power, optimalisasi penempatan linier untuk meminimalisasi panjang kawat dengan situs bebas dan karakterisasi teknologi CMOS untuk desain analog dan RF : Buku karya ilmiah VLSI
Fakultas Teknik Universitas Indonesia, 2003
 UI - Laporan Penelitian
<<   1 2 3   >>