Hasil Pencarian  ::  Simpan CSV :: Kembali

Abstrak :
Perancangan VLSI dengan hybrid VHDL merupakan metode desain untuk menghasilkan Sistem On Chip yang berbasis FPGA Xilinx Spartan 3. Sistem yang di desain adalah arsitektur CPU yang terdapat di Ocean Bottom Unit (OBU) Tsunami Early Warning System. Proses desain di implementasikan pada FPGA board Xilinx Spartan 3. Perancangan VLSI CPU OBU dengan metode hybrid VHDL di lakukan dengan urutan proses desain yaitu membuat kode VHDL untuk menyimpan data pengukuran dan mengolah dengan algoritma mofjeld, Mengubah kode VHDL menjadi RTL, Mengubah RTL menjadi schematic dan kode verilog, Mengubah verilog menjadi CMOS layout, Menggunakan kode VHDL sebagai configure device pada XC3S200, genetrate PROM file pada XCF02S. Hasil rancangan adalah VLSI 0,25 μm pada CPU OBU dengan jumlah gerbang logika yang digunakan sebanyak 699 buah dan 347 buah flipflop. Sedangkan dalam teknologi VLSI kapasitas adalah 10k -1M. Dengan metode hybrid VHDL jumlah gate pada desain CPU OBU masih dapat ditingkatkan dengan cara meningkatkan memori simpan sebanyak mungkin. ...... VLSI design with a hybrid VHDL is a design methods to produce a System On Chip based on CMOS layout. The designed system is CPU architecture located on Ocean Bottom Unit Tsunami Early Warning System. The design process implemented on Xilinx Spartan 3 FPGA board. Design of VLSI OBU CPU with a hybrid VHDL method is done by order of the design process is to make VHDL code for storing and processing the measurement data with the algorithm mofjeld, Changing the VHDL code into RTL, Changing RTL into schematic and verilog file, Changing verilog code into CMOS layout, Using the VHDL code as configure devices on the XC3S200, generating PROM files on XCF02S Xilinx Spartan. The design results is VLSI 0,25 μm in CPU OBU with 699 logic gates and 347 flip-flops. While in VLSI technology the capacity is 10k-1M. With a hybrid method the gate of CPU OBU can be increased by increasing the memory as much as possible.

Abstrak :
Dalam rangka meningkatkan pelayanan jalan tol di Indonesia, maka sistem pengumpulan tol atau aspek transaksi pembayaran di pintu gerbang tol perlu diupayakan untuk dipercepat. Salah satu pilihan untuk mempercepat tersebut dapat dilakukan dengan menerapkan sistem penentuan golongan dan tarif tol otomatis. Berkaitan dengan hal tersebut, maka dalam skripsi ini dilakukan penelitian dengan sebuah perancangan dan implementasi sistem penentuan golongan dan tarif tol otomatis berbasis FPGA. FPGA yang digunakan adalah Xilinx Spartan 3E, sedangkan peralatan lain yang digunakan sebagai vehicle identification berupa limit switch dan DI-MLDR. Sistem ini dilengkapi dengan interface melalui layar LCD. Pemodelan dan purwarupa sistem ini telah diuji dengan akurat dan siap untuk dirancang menjadi sebuah sistem yang utuh, dan siap untuk dikembangkan lebih lanjut. ......To enhance the toll road service in Indonesia, the toll collection system need to be made faster. One of the choice for fastening could be done by system to define classes and toll rates automatically. Relating with this, then this final assignment is conducted by a research of class-determination and toll rates automatically system design and implementation based on FPGA. FPGA used is the Xilinx Spartan 3E, while other equipment used for vehicle identification in the form of limit switch and DI-MLDR. The system is equipped with an interface via LCD display. Modeling and prototype system has been tested with the results of accurate and ready to be designed into the whole system, and ready to be developed further.

Abstrak :
Area parkir tertutup merupakan salah satu tempat terjadinya polusi udara tertutup akibat emisi gas buang kendaraan bermotor yang tidak dapat keluar dari ruangan tertutup. Polusi udara tertutup jauh lebih berbahaya dibandingkan dengan polusi udara terbuka. Skripsi ini merancang, membuat prototipe, serta menganalisis sistem peringatan polusi udara menggunakan Field Programmable Gate Array (FPGA) Xilinx Spartan 3E. Peralatan yang digunakan sebagai sistem peringatan dalam prototipe berupa LED, buzzer, dan fan. Metode yang digunakan dalam sistem embedded ini mengikuti Software Development Life Cycle (SDLC). Bahasa yang digunakan adalah VHDL dengan software Xilinx ISE. Berdasarkan hasil uji coba, didapatkan hasil bahwa timing diagram antara simulasi Register Transfer Level (RTL) dan implementasi tidak jauh berbeda dengan selisih waktu 0.37%, sehingga untuk melihat output dan response time keseluruhan sistem dapat melalui simulasi RTL. Waktu yang dibutuhkan sistem untuk mengeluarkan CO lebih lama 60-71% dari perhitungan dikarenakan terdapat jeda waktu pembacaan kadar CO oleh sensor. Diperlukan sebanyak 1024 sampel data ADC pada FPGA Spartan 3E agar hasil pembacaan sensor stabil. ......Closed parking area can deposit motor gas emission that could be harmful to humans. Indoor air pollution is more dangerous than the outdoor one. This thesis discusses the design, prototype making, and analyzes the embedded air pollution warning system using Field Programmable Gate Array (FPGA) Xilinx Spartan 3E. Other equipments use in this system are LED, buzzer, and fan. The method used in this research follows the Software Development Life Cycle (SDLC). The programming language used in configuring the FPGA Xilinx Spartan 3E is VDHL using Xilinx ISE Design Suite 13.2. Based on result, Register Transfer Level (RTL) simulation and implementation timing diagram does not have much different with a difference 0,37% so to see the output and overall system response time can be through RTL simulation. Time required to remove carbon monoxide from the dummy box is 60-71% longer than the calculation because there is a lag time of the reading levels of CO by the sensor. 1024 data ADC samples are needed in order to give a stable result from FPGA Spartan 3E.

Abstrak :
Penelitian yang dilakukan pada skripsi ini adalah merancang, membuat dan menganalisis sistem pemantau dan peringatan polusi udara pada ruang parkir tertutup berbasis FPGA Xilinx Spartan 3E. Metode yang digunakan dalam pembuatan antarmuka ini mengikuti System Development Life Cycle (SDLC) dan mengikuti kaidah Human Computer Interaction. Bahasa yang digunakan adalah VHDL dengan software Xilinx ISE. Antarmuka sistem pemantau dan peringatan polusi ini menampilkan kadar CO dalam ppm, grafik, dan tingkatan kondisi polusi udara (aman, waspada, berbahaya). Antarmuka sistem menggunakan layar CRT atau LCD dengan ukuran 1030x788 pixel melalui port VGA. Antarmuka yang dibuat dapat melakukan update ketika data masukan berubah. Tampilan kadar gas CO (ppm) akan diperbaharui setiap dua detik. Kecepatan menampilkan satu frame di layar monitor adalah 32,67 ms. ...... Research conducted in this thesis is to design, create and analyze the system of monitoring and warning of air pollution at the closed parking area based on Xilinx Spartan 3E FPGA. The method used in the design of this interface follows the System Development Life Cycle (SDLC) and the rules of Human Computer Interaction. The language used is VHDL with Xilinx ISE software. The interface pollution monitoring and warning system displays CO levels in ppm, graphics, and levels of air pollution conditions (safe, alert, dangerous). The Interface systems use CRT screens with LCD or with size 1030x788 pixel through the VGA port. The interface that can be made an update when the data input changes. Display of levels CO gas (ppm) will be updated every two seconds. Speed of display a single frame on the screen is 32.67 ms.